[发明专利]一种半导体器件及其制作方法、电子装置

说明书

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成有第一钝化层，所述第一钝化层具有第一开口，在所述第一开口的底部形成有焊盘；对所述焊盘进行表面处理，以使所述焊盘形成粗糙表面；通过电镀形成铜柱，所述铜柱包括位于所述焊盘之上的部分和位于所述第一钝化层之上的部分；其中，所述铜柱位于所述焊盘之上的部分和位于所述第一钝化层之上的部分无高度差。该制作方法可以避免电镀形成的铜柱存在高度差，进而避免后续锡银回流时发生锡银从铜柱流下来导致形成变形的凸块的缺陷。该半导体器件和电子装置具有类似的优点。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

随着便携式及高性能微电子产品向短、小、轻、薄化方向发展，传统打线方式(WireBonding)作为晶片与各式基材结合的封装技术已不能满足现在消费电子产品的需求，取而代之的凸块封装，特别是铜柱(Cu Pillar)凸块封装成为半导体封装的主流趋势。铜柱的设计也在朝着高度集成的方向发展，一个铜柱同时可能要串联两个或更多个焊盘(pad)。然而，在焊盘和凸块的制作中钝化层仍然是必不可少的，用以保护器件或用作阻挡层，由此带来的问题是，一个凸块在焊盘区域的部分高度较低，而在其它在钝化层之上的部分则高出焊盘区域的部分5～7微米，造成同一个铜柱有高度差，对电镀造成巨大挑战。例如，在铜柱横跨钝化层上的两个焊盘开口时，电镀后铜柱存在两个凹陷，这使得后续锡银回流环节存在一定几率发生锡银流下来的情况(solder drop)，形成变形的凸块。针对这种情况，目前芯片制作厂并没有很好的方法避免，要么通知客户改设计，用RDL层把凸块位置调整到没有凹陷的地方，但一般客户不愿增加一层RDL，因为成本会多出20～30美金一片晶圆；要么使用速度非常慢的镀铜技术，用牺牲产量的方式覆盖，但这种方法产品会变成基本工艺(baseline)的30％甚至更低，变相拉升了成本。

因此有必要提出一种半导体器件及其制作方法、电子装置，以至少部分解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件及其制作方法，可以避免电镀形成的铜柱存在高度差，进而避免后续锡银回流时发生锡银从铜柱流下来导致形成变形的凸块的缺陷。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成有第一钝化层，所述第一钝化层具有第一开口，在所述第一开口的底部形成有焊盘；

对所述焊盘进行表面处理，以使所述焊盘形成粗糙表面；

通过电镀形成铜柱，所述铜柱包括位于所述焊盘之上的部分和位于所述第一钝化层之上的部分；

其中，所述铜柱位于所述焊盘之上的部分和位于所述第一钝化层之上的部分无高度差。

可选地，对所述焊盘进行表面处理包括：等离子体干法刻蚀所述焊盘表面。

可选地，对所述焊盘进行表面处理包括：湿法刻蚀所述焊盘表面。

可选地，通过电镀形成铜柱包括：

形成第二钝化层，所述第二钝化层覆盖所述第一开口的侧壁和所述第一钝化层的表面；

在所述第二钝化层上形成图形化的掩膜层，所述图形化的掩膜层具有暴露所述焊盘的第二开口；

以所述图形化的掩膜层为掩膜通过电镀工艺沉积金属铜以形成所述铜柱。