[发明专利]降低稳压器中输出端的负脉冲信号的电路及其稳压方法

说明书

本发明揭露一种降低稳压器中输出端的负脉冲信号的电路及其稳压方法。该降低稳压器中输出端的负脉冲信号的电路包含稳压器及降负脉冲信号电路。该降负脉冲信号电路设置为接收可能导致该稳压器的输出端中的负脉冲信号的事件的指示；及回应指示，耦合至稳压器的输出端并产生降低负脉冲信号的脉冲，以降低该负脉冲信号。

技术领域

本发明涉及一种通用的电源供应电路，特别是关于减少稳压器的输出的负脉冲信号(undershoot)瞬变(transients)的电路及其稳压方法。

背景技术

目前已知有许多种不同的电源供应配置。部分电源供应基于低压差(Low Drop-Out，LDO)稳压器设计。例如，美国专利号5,672,959，揭露了一种具有第一及第二反馈回路的低压差稳压器电路。第一本地反馈回路是高速、高频宽回路，其主动将输入源的噪声抑制至稳压器。第二反馈回路相对于第一反馈回路为低速、低频宽的回路，其调节输出电压。

美国专利申请案公开号2005/0189931，其公开内容通过引用并入本文，揭露了一种电源供应单元，其包含串联稳压器及由PWM(脉宽调变)信号控制并与串联稳压器并联的切换式直流对直流转换器(switching DC-DC converter)，其可切换，且由取决于负载电流的大小的模式指令信号使其作用。

美国专利申请案公开号2007/0152742，其公开内容通过引用并入本文，揭露了一种低压差稳压器，其包含用于连接电源电压的电源输入端、用于提供稳压输出电压的输出端、参考电压源和输出电压监视器。误差放大器的一输出端回应于调节输出电压与输出端的目标输出电压值之间的偏差而提供一误差信号。功率输出场效应晶体管(FET)具有连接在电源输入端和稳压器的输出端之间的漏极-源极通道。误差放大器通过驱动FET控制功率输出FET的栅极端，使调节输出电压的偏差最小化。

美国专利申请案公开号2008/0224680，其公开内容通过引用并入本文，揭露了一种稳压器。为了提高稳压器的安全性，由一控制电路控制PMOS(P型金属氧化物半导体晶体管)导通并运作，使其在因连结到输出端的负载的快速波动而导致输出电压瞬时下降且不满足预定条件的情况下，提高输出电压，且在输出电压下降并满足预定条件时不执行增加输出电压的操作，藉此保护电路保护稳压器。

美国专利申请案公开号2010/0277148，其公开内容通过引用并入本文，揭露了一种稳压器，具有一个或多个放电电路，其补偿低芯片内嵌式输出电容(low on-chip outputcapacitance)及低回圈反应时间(slow loop response time)。在一个实施例中，稳压器包含输出晶体管，其耦合至输出电压线；输出电压检测装置，其耦合至输出电压线以产生输出反馈电压；以及误差放大器，其耦接至输出反馈电压、输出晶体管、及对输出晶体管提供反馈控制的参考电压。第一放电电路耦合至输出电压线及参考电位，第一放电电路由陡升过压状态触发。在另一个实施例中，使用快速和慢速放电电路的组合来改善负载阶跃响应(load step response)。

美国专利申请案公开号2014/0239929，其公开内容通过引用并入本文，揭露了一种低压差稳压器，其包含耦合在第一电源端和输出端之间的受控部分的一输出晶体管，以及一差分放大器。差分放大器包含耦合到输出端的反馈输入端，用于接收参考电压的参考输入端，连接到输出晶体管的控制端，以及至少一对输入晶体管。每一对的输入晶体管共同连结到相应对的尾电流源(tail current source)。每一对的每一个相对应的第一晶体管的控制端连结至参考输入端。每一对的相对应的第二晶体管的控制端连结至反馈输入端。第一电容元件耦合在输出端合一对的输入晶体管与他们各自的尾电流源的共用连结之间。第二电容元件耦合在第二电源端与一对的输入晶体管与他们各自的尾电流源的共用连结之间。