[发明专利]时钟分频方法、装置、系统、片上系统及存储介质有效
申请号: | 201711003055.8 | 申请日: | 2017-10-24 |
公开(公告)号: | CN109698696B | 公开(公告)日: | 2021-06-18 |
发明(设计)人: | 周博;李奇峰;杨云 | 申请(专利权)人: | 比亚迪半导体股份有限公司 |
主分类号: | H03L7/18 | 分类号: | H03L7/18 |
代理公司: | 深圳众鼎专利商标代理事务所(普通合伙) 44325 | 代理人: | 谭果林 |
地址: | 518119 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 时钟 分频 方法 装置 系统 存储 介质 | ||
本发明适用于电子技术领域,提供了一种时钟分频方法、装置、系统、片上系统及存储介质,包括:若接收到片上系统发送的上电稳定信号,则开始对外部时钟源发出的时钟信号的时钟周期个数进行计数;若接收到片上系统发送的系统初始化完成信号,则停止对外部时钟源发出的时钟信号的时钟周期个数进行计数;统计对外部时钟源发出的时钟信号的时钟周期个数进行计数的计数结果,并根据计数结果获取对应的分频系数;根据分频系数对外部时钟源发出的时钟信号的频率进行分频处理,并将分频处理后的时钟信号输出至锁相环。本发明的时钟分频方法无需修改片上系统的程序,工作效率、应用开发效率以及应用范围高,且流程繁琐度低。
技术领域
本发明属于电子技术领域,尤其涉及一种时钟分频方法、装置、系统、片上系统及存储介质。
背景技术
随着集成电路的发展,片上系统(System on Chip,SOC)应运而生。由于片上系统需要时钟供给才能进行工作,因此,现有的高速度片上系统所需的工作时钟通常是由一个低频时钟源经过锁相环(PhaseLockedLoop,PLL)倍频后得到的,该低频时钟源通常为片上系统内部时钟源或者外部时钟源。
由于片上系统在应用中工作频率确定,因此PLL输出的工作时钟需要确定,故对于PLL而言,不同频率的低频输入时钟均需修正到PLL要求的输入时钟频率值,方才能满足片上系统的工作频率。目前,现有技术主要通过在PLL输入时钟端口前插入分频器,在确定当前所输入的低频时钟源频率后,通过软件配置分频器将该低频时钟分频至PLL所需要的输入时钟频率值。
然而,由于上述方法需要通过软件进行分频器的配置工作,而当片上系统应用确定时,软件程序也将固定,因此,当外部时钟源由于某种因素需要更换为另一种频率的时钟源时,为确保片上系统的工作频率的确定性,需要将软件重新修改成符合新时钟源分频的配置程序,如此将使得工作效率降低,流程繁琐度增加,并且若不修改软件程序,则只能将外部时钟源换成同样频率的时钟源,限制应用开发。
故,有必要提供一种技术方案,以解决上述技术问题。
发明内容
有鉴于此,本发明实施例提供了一种时钟分频方法、装置、系统、片上系统及存储介质,无需修改片上系统的程序,工作效率、应用开发效率以及应用范围高,且流程繁琐度低。
本发明实施例的第一方面提供了一种时钟分频方法,包括:
若接收到片上系统发送的上电稳定信号,则开始对外部时钟源发出的时钟信号的时钟周期个数进行计数;
若接收到所述片上系统发送的系统初始化完成信号,则停止对所述外部时钟源发出的时钟信号的时钟周期个数进行计数;
统计对所述外部时钟源发出的时钟信号的时钟周期个数进行计数的计数结果,并根据所述计数结果获取对应的分频系数;
根据所述分频系数对所述外部时钟源发出的时钟信号的频率进行分频处理,并将分频处理后的时钟信号输出至锁相环。
本发明实施例的第二方面提供了另一种时钟分频方法,包括:
在片上系统上电后,若检测到所述片上系统中的模拟模块稳定,则向时钟分频装置发送上电稳定信号;
对所述片上系统进行初始化检测,若检测到所述片上系统初始化完成,则向所述时钟分频装置发送系统初始化完成信号;
接收工作时钟,并根据所述工作时钟工作;其中,所述工作时钟由锁相环根据时钟分频装置输出的分频处理后的时钟信号生成。
本发明实施例的第三方面提供了又一种时钟分频方法,包括:
片上系统在自身上电后,若检测到自身中的模拟模块稳定,则向时钟分频装置发送上电稳定信号;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于比亚迪半导体股份有限公司,未经比亚迪半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711003055.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:开关电容器组
- 下一篇:一种应用于FPGA芯片的锁相环装置及FPGA芯片