[发明专利]浅沟槽隔离结构的形成方法有效
| 申请号： | 201710987035.2 | 申请日： | 2017-10-20 |
| 公开（公告）号： | CN107799460B | 公开（公告）日： | 2020-02-21 |
| 发明（设计）人： | 蔡毅;倪立华 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/02 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟槽 隔离 结构 形成 方法 | ||
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
a)提供半导体衬底，所述半导体衬底表面具有浅沟槽；
b)在所述浅沟槽的中沉积隔离层，所述隔离层覆盖所述浅沟槽的底壁及侧壁，且部分填充所述浅沟槽，未填充部分形成间隙；
c)刻蚀所述隔离层，增加所述间隙的宽深比；刻蚀所述隔离层的厚度为覆盖浅沟槽侧壁的厚度的四分之一至二分之一之间；采用SiCoNi工艺刻蚀所述隔离层；
d)重复进行b)和c)，直至所述浅沟槽中填充完全；至少重复进行3～4次b)和c)步骤。
2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，形成所述浅沟槽的步骤包括：
在所述半导体衬底表面形成刻蚀停止层；
选择性刻蚀所述半导体衬底，形成若干个浅沟槽。
3.如权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，所述刻蚀阻挡层包括依次位于所述半导体衬底表面的氧化硅和氮化硅。
4.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述浅沟槽的宽深比在1:4～1:6之间。
5.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，采用高密度等离子沉积工艺沉积所述隔离层，反应气体包括Ar、H2、SiH4、O2、He。
6.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，刻蚀所述隔离层采用的温度为20℃～40℃，反应腔体的压力为2～4Torr；远程RF功率为2～5W，反应气体包括NH3、HF、Ar、He。
7.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述隔离层的材料为氧化硅。
8.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，还包括：化学机械研磨所述隔离层，去除所述浅沟槽外的隔离层，形成浅沟槽隔离结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710987035.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
