[发明专利]一种逆阻型IGBT及其制造方法有效
申请号: | 201710986427.7 | 申请日: | 2017-10-20 |
公开(公告)号: | CN107799587B | 公开(公告)日: | 2021-05-14 |
发明(设计)人: | 张金平;赵倩;刘竞秀;李泽宏;任敏;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L29/739 | 分类号: | H01L29/739;H01L21/331;H01L29/06 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 葛启函 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 逆阻型 igbt 及其 制造 方法 | ||
一种逆阻型IGBT及其制造方法,属于功率半导体器件技术领域。本发明通过在在沟槽栅一侧引入浮空P型体区以及在集电区和场阻止层之内引入沟槽集电极结构,在不影响IGBT器件阈值电压和开通的情况下,提高了器件的正向击穿电压;减小栅极‑集电极电容,改善密勒效应带来的不利影响;降低整体栅极电容,提高器件的开关速度,降低器件的开关损耗,改善传统CSTBT器件正向导通压降与关断损耗之间的折中关系;避免器件开启动态过程中电流、电压振荡和EMI问题,提高器件可靠性;提高器件发射极端的载流子增强效应,改善漂移区的载流子浓度分布,进一步改善正向导通压降与关断损耗的折中;提高器件的反向击穿电压,在保证器件良好的正向特性的同时获得优异的反向阻断性能。
技术领域
本发明属于功率半导体器件技术领域,涉及绝缘栅双极型晶体管(IGBT),具体涉及一种逆阻型IGBT及其制造方法。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应晶体管(MOSFET)和双极型晶体管(BJT)复合的功率半导体器件,可等效为双极结型晶体管驱动的MOSFET。IGBT混合了MOSFET结构和双极结型晶体管的工作机理,既有MOSFET易于驱动、输入阻抗低、开关速度快的优点,又有功率晶体管通态电流密度大、导通压降低、损耗小、稳定性好的优点,使其在应用中对电力电子系统的性能有明显的改进。目前,IGBT已成为现代电力电子电路中的核心电子元器件之一,广泛应用于交通、通信、家用电器及航空航天等各个领域。
自IGBT发明以来,研究者一直致力于改善IGBT的性能,经过二十几年的发展,相继提出了七代IGBT器件结构,使得器件性能得到了稳步的提升。图1示出一种NPT型IGBT的器件结构,这种结构也被称之为对称型IGBT,这一结构的正向阻断和反向阻断状态均主要由轻掺杂N型漂移区耐压,因而具有对称的正向击穿电压和反向击穿电压。为了保证耐压性能,N型漂移区通常具有低掺杂浓度和较大的厚度,然而这样会致使正向导通电压增加以及开关特性受损,同时正向导通电压和关断损耗之间的折中特性也会恶化。因此,研究者发展出一种具有FS层结构的IGBT,N型FS层的掺杂浓度高于N型漂移区的掺杂浓度,在同等耐压能力下,FS-IGBT器件具有更薄的漂移区厚度,漂移区发生穿通后FS层可承受部分阻断电压,以此来减小器件的导通压降,从而提高器件的开关速度。然而由于FS-IGBT器件在反向耐压时反向电压主要由P型集电区和N型FS层形成的PN结来承受,使得反向击穿电压低,在反向阻断应用时器件的性能会下降。因此在需要具有逆阻能力的IGBT场合中,现有技术通常采用串联高压二极管实现反向耐压,这不仅增加了成本而且也降低了系统的性能和可靠性。
第七代IGBT器件——沟槽栅电荷存储型绝缘栅双极型晶体管(IGBT),IGBT在P型基区下方引入具有较高掺杂浓度和一定厚度的N型电荷存储层,藉由N型电荷存储层在P型基区下方引入空穴势垒,使得器件靠近发射极端的空穴浓度大大提升,而电中性要求会使得此处的电子浓度显著增加,进而改善整个N-漂移区的载流子浓度分布,增强了N-漂移区的电导调制效应,并且随着N型电荷存储层的掺杂浓度越高,IGBT电导调制效应改善越明显,IGBT的正向导通特性也就越好。因此,N型电荷存储层的存在使IGBT获得更低的正向导通压降以及更优的正向导通压降与关断损耗的折中特性。图2示出一种FS型IGBT的器件结构,兼具IGBT和FS层结构的优点,然而,一方面FS层的存在会降低器件的反向击穿电压,另一方面随着N型电荷存储层掺杂浓度的不断提高,IGBT件的击穿电压也会显著降低。现有技术为了有效屏蔽N型电荷存储层的不利影响,获得更高的器件耐压,主要采用如下两种方式:
(1).深的沟槽栅深度,通常使沟槽栅的深度大于N型电荷存储层的结深;
方式(1)的实施会增加栅极-发射极电容和栅极-集电极电容,而IGBT的开关过程本质上就是对栅极电容进行充/放电的过程,故此,栅极电容的增加会使得充/放电时间增长,进而造成开关速度降低。因而,深的沟槽栅深度将会降低器件开关速度、增大器件开关损耗,影响到器件导通压降和开关损耗的折中特性;
(2).小的元胞宽度,即提高MOS结构沟道密度使沟槽栅间距尽可能小;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710986427.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种具有渐变深槽的屏蔽栅MOS结构
- 下一篇:一种逆阻型IGBT及其制造方法
- 同类专利
- 专利分类