[发明专利]CMOS影像感测器的深沟槽隔离结构及其制造方法

说明书

本发明公开一种CMOS影像感测器的深沟槽隔离结构及其制造方法，所述深沟槽隔离结构包括位于基底中的光感测区之间的多个隔离结构，且每个隔离结构包括第一沟槽隔离结构和第二沟槽隔离结构。第一沟槽隔离结构形成于基底的第一表面内，其中第一沟槽隔离结构包括第一填充层与包覆第一填充层表面的第一介电衬层。第二沟槽隔离结构形成于基底中相对于第一表面的第二表面内，且第二沟槽隔离结构包括第二填充层与包覆第二填充层表面的第二介电衬层，其中第二介电衬层的底面与第一介电衬层的底面直接接触。

技术领域

本发明涉及一种互补金属氧化物半导体影像感测器(CMOS image sensor，CIS)的技术，且特别是涉及一种CMOS影像感测器的深沟槽隔离结构(deep trench isolation，DTI)及其制造方法。

背景技术

CMOS影像感测器中的深沟槽隔离结构是用于隔离CMOS影像感测器彼此之间的光与电荷，以减低像素间的光与电荷的串扰(crosstalk)。

现有技术的DTI由于制作工艺限制，导致当像素尺寸(pixel size)缩减下，其宽度仍占有相当大的元件面积。但是这样的宽度使得光感测区的面积相对缩减，而导致较低的电位阱容量(full well capacity，FWC)。

另外，现有技术中一种常见的晶背式(back side)DTI，其无法延伸到前表面，而无法做到完全隔离的问题，特别是对于长波长的光与电荷的串扰。此外，在形成晶背式DTI时，为了避免在后段制作工艺(BEOL)中于芯片正面所形成的元件受到高温影响，所以在形成晶背式DTI时，例如钝化步骤中的退火就必须控制热传到BEOL的金属连线时的温度在400℃以下，因此由晶背输入的热源控制变得困难，难以兼顾高温活化DTI表面掺杂的目的。因此晶背式DTI较深的区域将难以通过热退火(thermal anneal)有效钝化其DTI 蚀刻时所造成的硅晶伤害(silicon damage)。

发明内容

本发明提供一种CMOS影像感测器的深沟槽隔离结构，具有宽度较窄的深沟槽隔离结构且能由此提升电位阱容量。

本发明另提供一种CMOS影像感测器的深沟槽隔离结构的制造方法，能制作出窄的深沟槽隔离结构，以保有较大的光感测区。

本发明的CMOS影像感测器的深沟槽隔离结构包括含有多个光感测区的基底以及分别位于光感测区之间的多个隔离结构。各个隔离结构包括第一与第二沟槽隔离结构。第一沟槽隔离结构形成于基底的第一表面内，其中第一沟槽隔离结构包括第一填充层与包覆第一填充层表面的第一介电衬层。第二沟槽隔离结构则是形成于基底的第二表面内，且第二表面相对于上述第一表面。第二沟槽隔离结构包括第二填充层与包覆第二填充层表面的第二介电衬层，且第二介电衬层的底面与第一介电衬层的底面直接接触。

在本发明的一实施例中，上述的第一与第二填充层各自独立地包括导体层或介电层。

在本发明的一实施例中，上述的第一填充层包括多晶硅层或掺杂多晶硅层。

在本发明的一实施例中，上述的第二填充层包括氮化钛衬层与钨层或者氮化钛衬层与钼层。

在本发明的一实施例中，上述第一介电衬层的厚度为0.5nm～50nm。

在本发明的一实施例中，上述第二介电衬层的厚度为0.5nm～50nm。

在本发明的一实施例中，上述第一沟槽隔离结构的宽度等于第二沟槽隔离结构的宽度。

在本发明的一实施例中，上述第一沟槽隔离结构的宽度大于第二沟槽隔离结构的宽度。

在本发明的一实施例中，上述第一沟槽隔离结构与第二沟槽隔离结构的深度差异小于各隔离结构的深度的50％。