[发明专利]互补金属氧化物半导体装置及其形成的方法有效
申请号: | 201710973746.4 | 申请日: | 2017-10-18 |
公开(公告)号: | CN108117037B | 公开(公告)日: | 2021-03-02 |
发明(设计)人: | 郑钧文;朱家骅 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | B81B7/02 | 分类号: | B81B7/02;B81C1/00 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 路勇 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 互补 金属 氧化物 半导体 装置 及其 形成 方法 | ||
1.一种用于制造集成电路IC的方法,所述方法包含:
形成覆盖半导体衬底的后段工艺BEOL互连结构,其中所述BEOL互连结构包含堆叠于第一介电区域中的数个布线层;
使牺牲层形成于所述第一介电区域上方,其中所述第一介电区域包含平坦顶表面;
形成覆盖所述牺牲层及所述第一介电区域的第二介电区域,其中所述第二介电区域接触所述牺牲层及所述第一介电区域的顶表面;
使平坦化执行到所述第二介电区域的上表面中以平坦化所述第二介电区域的所述上表面;
使微机电系统MEMS结构形成于所述第二介电区域的所述平坦上表面上;及
执行空腔蚀刻,所述蚀刻穿过所述MEMS结构并到达所述牺牲层中,以移除所述牺牲层且形成替代所述牺牲层的空腔,
其中形成所述MEMS结构包含:
使晶种层形成于所述第二介电区域的所述平坦上表面上方;
使第一电极层形成于所述晶种层上方;
形成覆盖所述第一电极层及所述晶种层的压电层;及
使第二电极层形成于所述压电层上方,且进一步延伸穿过所述压电层以与所述第一电极层电耦接,所述第二电极层具有U型轮廓。
2.根据权利要求1所述的方法,其中形成所述MEMS结构包含:
使电极层形成于所述第二介电区域的所述平坦上表面上方,其中所述电极层透过所述第二介电区域来电耦接到所述BEOL互连结构的顶部布线层;及
形成覆盖所述电极层及所述第二介电区域的第三介电区域。
3.根据权利要求2所述的方法,其中形成所述MEMS结构进一步包含:
使平坦化执行到所述第三介电区域的上表面中;及
使蚀刻执行到所述第三介电区域中以形成暴露所述电极层的一部分的开口。
4.根据权利要求1所述的方法,其中经由一类双镶嵌程序或一类单镶嵌程序形成所述第一电极层。
5.根据权利要求1所述的方法,其中所述晶种层为压电层。
6.根据权利要求1所述的方法,其中形成所述第一电极层包含:
使所述第一电极层沉积或生长于所述晶种层上方;及
使蚀刻执行到所述第一电极层中以图案化所述第一电极层,其中所述压电层经形成有接触所述晶种层及所述第一电极层的底面。
7.根据权利要求1所述的方法,其进一步包含:
使释放蚀刻执行到所述微机电系统MEMS结构中以形成暴露所述牺牲层的释放开口,其中使所述空腔蚀刻透过所述释放开口执行到所述牺牲层中。
8.根据权利要求1所述的方法,其中所述牺牲层由非晶类金属或钨形成。
9.一种用于制造集成电路IC的方法,所述方法包含:
形成覆盖半导体衬底的后段工艺BEOL互连结构,其中所述BEOL互连结构包含堆叠于介电区域中的数个布线层;
使蚀刻执行到所述介电区域中以在所述介电区域中形成沟槽,其中在所述蚀刻后,所述沟槽的底面由所述介电区域所界定并且所述介电区域将所述沟槽与所述布线层隔开;
使牺牲层形成于所述介电区域上方且填充所述沟槽;
使平坦化执行到所述介电区域及所述牺牲层中以使所述介电区域及所述牺牲层的各自上表面共面;
使微机电系统MEMS结构形成于所述介电区域及所述牺牲层的所述各自上表面上方;及
执行空腔蚀刻,所述蚀刻穿过所述MEMS结构并到达所述牺牲层中,以移除所述牺牲层且形成替代所述牺牲层的空腔,
其中形成所述MEMS结构包含:
使晶种层形成于所述介电区域及所述牺牲层的所述各自上表面上方;
使第一电极层形成于所述晶种层上方;
形成覆盖所述第一电极层及所述晶种层的压电层;及
使第二电极层形成于所述压电层上方,且进一步延伸穿过所述压电层以与所述第一电极层电耦接,所述第二电极层具有U型轮廓。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710973746.4/1.html,转载请声明来源钻瓜专利网。