[发明专利]控制系统

说明书

提供一种控制系统，该控制系统即使在基于双重化的对照中需要在不同电源系统之间转送信号的情况下也能够削减接口元件的使用数、提高装置的安装紧凑性。控制系统具备运算装置，该运算装置包括具备数据分割部的A系统运算部、具备数据分割部的B系统运算部以及具备数据结合部和对照部的A系统通信控制部，所述A系统运算部和所述B系统运算部为双重化结构，所述A系统运算部和所述B系统运算部被间隙隔开，所述A系统运算部输出的帧被转送到所述A系统通信控制部以及经由接口元件被转送到所述B系统通信控制部，所述B系统运算部输出的帧被转送到所述B系统通信控制部以及经由接口元件被转送到所述A系统通信控制部。

技术领域

本发明涉及控制系统，特别涉及具有在不同电源系统之间对照数据的集成电路的双重化结构的控制系统。

背景技术

在如化工厂、核电站那样最优先确保安全的场所中使用的系统需要高可靠性。作为用于提高可靠性的手段，有在内部使运算装置、输入输出装置双重化的方法。上述需要高可靠性的装置一般通过对照双重化的各系统的输出来检测装置的异常。另外，除了双重化以外，基于三重化的多数决定处理、通过将非故障装置拷贝到故障装置来修复故障系统的技术也在近年来被确立。

例如，在专利文献1中记载了如下可编程逻辑设备：在基于双重化的对照中有不一致的情况下，中断用于检测软件差错的循环的CRAM(配置RAM)帧检查，替代地针对每个电路结构信息进行差错检测，由此即使在双重化的逻辑结构中也能够在系统的容许范围内结束CRAM检查、且能够得到正常的运算结果。

另外，在专利文献2中记载了如下FPGA以及使用该FPGA的的高可靠性系统：将逻辑结构设为可编程性低的第一结构和可编程性高的第二结构，使原本为使用目的的逻辑电路双重化而安装到上述第二逻辑结构，将判定输入信号的对照结果的比较器安装到第一逻辑结构，用该比较器比较该双重化的逻辑电路的输出，由此解决FPGA(Field ProgrammableGate Array，现场可编程门阵列)内部的比较器中的LUT(Look-Up Table，查找表)的测试模式数增大的问题。

另外，在专利文献3中记载了如下可编程设备：在三重化的各个逻辑中将构成为可拷贝的FF附加对逻辑电路单独设定的循环数来进行拷贝，由此即使是多级连接FF(FlipFlop，触发电路)的结构也不会拷贝失败，实现抑制FPGA的逻辑单元和布线的资源消耗的修复系统三重化。

另外，在专利文献4中记载了如下可编程逻辑设备以及逻辑集成工具：其特征在于，划分成多个区域而配置的CRAM的针对故障的可靠性比其它区域高，在高可靠的区域中处理由运算部运算出的结果，在上述其它区域中进行运算处理。

另外，在专利文献5中记载了如下逻辑阵列装置：使PLA(Programmable LogicArray，可编程逻辑阵列)双重化来调查各部分中有无缺陷以使缺陷状态自动地退缩到逻辑的安全侧等，由此从双重化的一侧输出正确的运算结果，从而实现易于进行PLA的试验、且提高PLA的成品率的目的。

现有技术文献

专利文献1：日本特开2015-115727号公报

专利文献2：WO2015-104810号公报

专利文献3：WO2015-068207号公报

专利文献4：WO2015-045135号公报

专利文献5：日本昭58-119233号公报

发明内容

如上述专利文献所述，有多种通过双重化以及三重化提高可靠性的方法，但例如有做成多重系统所引起的装置的安装紧凑性的问题。特别是在设置间隙以避免系统之间的布线交叉的基板结构中，在需要在不同电源系统之间转送信号的情况下，需要在系统之间设置接口元件，引起安装紧凑性的恶化。