[发明专利]形成低K间隔件的方法

说明书

本发明涉及形成低k间隔件。例如，本发明包括形成低k间隔件的示例性方法。该方法包括沉积低k间隔件，并且接着用等离子体和/或热退火处理低k间隔件。可以在从衬底突出的结构上沉积低k间隔件。对低k间隔件实施的等离子体和/或热退火处理可以降低间隔件的蚀刻速率，从而使得间隔件在后续的蚀刻或清洁工艺中被较少地蚀刻。

技术领域

本发明的实施例涉及形成低k间隔件的方法。

背景技术

随着半导体技术的进步，半导体器件的性能提高。例如，互补金属氧化物半导体(CMOS)晶体管随着每个新一代半导体技术发展得越来越快。提高CMOS晶体管速度的一种方法是减少器件的延迟。例如，降低CMOS晶体管的电阻-电容(“RC”)延迟提高了速度。

降低晶体管的RC延迟的一个考虑是使用具有低介电常数(“k值”)的电介质。这种电介质通常称为“低k电介质”。例如，使用低k电介质作为围绕CMOS栅极结构的间隔件可以降低CMOS栅极和CMOS晶体管的周围部分之间的电容。随着电介质电容的降低，可以减小晶体管的RC延迟。

发明内容

本发明的实施例提供了一种形成间隔件的方法，包括：在衬底上形成栅极堆叠件，其中，所述栅极堆叠件包括上表面和侧壁表面；在所述栅极堆叠件的上表面和侧壁表面上形成第一间隔件；在所述第一间隔件上方形成第二间隔件；在第一温度下利用等离子体处理所述第二间隔件第一时间段；在第二温度下利用气体处理所述第二间隔件第二时间段；以及去除形成在所述栅极堆叠件的上表面上方的所述第一间隔件的部分和所述第二间隔件的部分。

本发明的另一实施例提供了一种形成间隔件的方法，包括：在衬底上形成栅极堆叠件，其中，所述栅极堆叠件具有上表面和侧壁表面；在所述栅极堆叠件的侧壁表面上形成自然氧化物；在第一温度下利用第一原子层沉积(ALD)工艺沉积第一间隔件并且所述沉积持续第一时间段，其中，所述第一间隔件覆盖所述栅极堆叠件的上表面和侧壁表面；在所述第一间隔件上方形成第二间隔件，其中，形成所述第二间隔件包括：在第二温度下利用第二原子层沉积工艺沉积所述第二间隔件并且所述沉积持续第二时间段；在第三温度下用氦(He)等离子体处理所述第二间隔件并且所述处理持续第三个时间段；以及在第四温度下用氮气(N₂)气体退火所述第二间隔件并且所述退火持续第四时间段；以及去除位于所述栅极堆叠件的上表面上方的所述第一间隔件的部分和所述第二间隔件的部分。

本发明的又一实施例提供了一种形成具有调整的蚀刻速率特性的间隔件的方法，所述方法包括：在衬底上形成突出结构，其中，所述突出结构具有上表面和侧壁表面；利用原子层沉积(ALD)工艺沉积间隔件，其中，所述间隔件覆盖所述突出结构的上表面和侧壁表面；利用氦(He)等离子体处理所述间隔件；利用氮气(N₂)气体退火所述间隔件；以及去除形成在所述突出结构的上表面上方的所述间隔件的部分。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A至图1K是根据一些实施例的在形成低k间隔件期间的半导体器件的截面图。

图2A至图2C是根据一些实施例的在形成具有不同的蚀刻量的低k间隔件期间的半导体器件的截面图。

图3是根据一些实施例的在FinFET器件上形成低k间隔件期间的半导体器件的截面图。

图4是根据一些实施例的形成间隔件的方法的流程图。

图5是根据一些实施例的形成间隔件的方法的流程图。

现在将参考附图描述示例性实施例。在图中，类似的参考标号一般表示相同、功能类似和/或结构类似的元件。

具体实施方式