[发明专利]传输驱动器阻抗校正电路

说明书

本发明揭露一种传输驱动器阻抗校正电路。所揭露的电路包括：控制器，用以控制一组开关；比较器，具有与该控制器耦接的输出端；以及第一比较器输入端，耦接至：第一可选节点，耦接于第一p型可调电阻器片段(PSEG)与外部电阻器之间；以及第二可选节点，耦接于一对内部电阻器之间；以及第二比较器输入端，耦接至：第三可选节点，耦接于第二PSEG与t线圈(tcoil)电阻器之间，该t线圈电阻器还与n型可调电阻器片段(NSEG)串联耦接；以及第四可选节点，耦接于该t线圈电阻器与该NSEG之间。

技术领域

本发明的主题涉及传输驱动器阻抗校正电路，尤其涉及改进性能的传输驱动器阻抗校正电路。

背景技术

芯片至芯片的集成电路通信依赖于良好的输入-输出(I/O)信号完整性。影响输入-输出(I/O)信号完整性的I/O驱动器电路的一个重要特性是其相对信号线阻抗的输出阻抗。另外，该I/O驱动器电路阻抗与例如卡阻抗两者的变化经常成为实现具有良好信号完整性的高速芯片至芯片通信的限制因素。一般来说，为最大限度地提高信号中的功率传输，输出驱动器电路的输出阻抗应当与连接该输出驱动器电路的传输媒体(例如电缆或另一种电路或卡)的输入阻抗匹配。

可导致I/O驱动器电路的输出阻抗变化的各种因素包括制程技术本身，以及系统的操作温度范围及电压范围。若不试图通过一些校正方案来控制这些因素，对于当前现有的CMOS技术的输出阻抗的变化将显着影响性能。不过，当前针对传输驱动器的电流校正方案(试图例如保持50欧姆目标输出阻抗)往往消耗大量面积并容易泄漏。

发明内容

本发明的态样提供一种电路，其可于具有发送器的装置上电时用以确定下拉片段的最优设置，从而获得例如50欧姆输出阻抗。

第一态样提供传输驱动器阻抗校正电路，包括：控制器，用以控制一组开关；比较器，具有与该控制器耦接的输出端；以及第一比较器输入端，耦接至：第一可选节点，耦接于第一p型可调电阻器片段(p-type adjustable resistor segment；PSEG)与外部电阻器之间；以及第二可选节点，耦接于一对内部电阻器之间；以及第二比较器输入端，耦接至：第三可选节点，耦接于第二PSEG与t线圈(tcoil)电阻器之间，该tcoil电阻器还与n型可调电阻器片段(n-type adjustable resistor segment；NSEG)串联耦接；以及第四可选节点，耦接于该tcoil电阻器与该NSEG之间。

第二态样提供一种校正传输驱动器的阻抗的方法，包括：提供比较器，其具有：第一输入端，包括耦接于第一p型可调电阻器片段(PSEG)与外部电阻器之间的第一可选节点以及耦接于一对内部电阻器之间的第二可选节点；以及第二输入端，包括耦接于第二PSEG与tcoil电阻器之间的第三可选节点，该tcoil电阻器还与n型可调电阻器片段(NSEG)串联耦接，以及耦接于该tcoil电阻器与该NSEG之间的第四可选节点；激活该第一可选节点及第三可选节点；在调节该NSEG时监控该比较器的输出端，以确定该NSEG的设置；激活该第二可选节点及第三可选节点；在调节该第二PSEG时监控该比较器的该输出端，以确定该第二PSEG的第一设置；激活该第二可选节点及第四可选节点；在调节该第二PSEG时监控该比较器的该输出端，以确定该第二PSEG的第二设置；以及平均该第一设置与第二设置，以提供该第二PSEG的最终设置。

第三态样提供一种具有传输驱动器阻抗校正电路的发送器装置，包括：控制器，用以控制一组开关；比较器，具有与该控制器耦接的输出端；以及第一比较器输入端，耦接至：第一可选节点，耦接于第一p型可调电阻器片段(PSEG)与外部电阻器之间；以及第二可选节点，耦接于一对内部电阻器之间；以及第二比较器输入端，耦接至：第三可选节点，耦接于第二PSEG与tcoil电阻器之间，该tcoil电阻器还与n型可调电阻器片段(NSEG)串联耦接；以及第四可选节点，耦接于该tcoil电阻器与该NSEG之间。

附图说明

从下面参照附图所作的本发明的各种态样的详细说明将更容易理解本发明的这些及其它特征，该些附图中：