[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底，所述衬底上具有第一鳍部；形成覆盖所述第一鳍部侧壁的第一侧墙结构，所述第一侧墙结构包括相对的第一面和第二面，所述第二面朝向所述第一鳍部侧壁表面；在所述第一侧墙结构之间的第一鳍部中形成第一凹槽，所述第一凹槽侧壁暴露出所述第一侧墙结构；形成所述第一凹槽之后，对所述第一侧墙结构第一面进行刻蚀，去除部分第一侧墙结构；对所述第一侧墙结构第一面进行刻蚀之后，在所述第一凹槽中形成第一外延层。所述形成方法能够改善所形成半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。随着晶体管尺寸的减小，芯片上的半导体器件的数量也随之增加，半导体器件之间的间距逐渐缩小。

外延生长是指在单晶衬底(基片)上生长一层有一定要求的、与衬底晶向相同的单晶层。外延生长工艺是半导体工艺中的基本技术，在形成单晶体的过程中具有重要应用。外延生长工艺在形成二极管的正负电极，MOS晶体管的源漏掺杂层等工艺中具有广泛应用。

然而，现有技术通过外延生长工艺形成的半导体结构的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以改善所形成的半导体结构的性能。

为解决上述问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有第一鳍部；形成覆盖所述第一鳍部侧壁的第一侧墙结构，所述第一侧墙结构包括相对的第一面和第二面，所述第二面朝向所述第一鳍部侧壁表面；在所述第一侧墙结构之间的第一鳍部中形成第一凹槽，所述第一凹槽侧壁暴露出所述第一侧墙结构；形成所述第一凹槽之后，对所述第一侧墙结构第一面进行刻蚀，去除部分第一侧墙结构；对所述第一侧墙结构第一面进行刻蚀之后，在所述第一凹槽中形成第一外延层。

可选的，形成所述第一凹槽之后，形成所述第一外延层之前，还包括：对所述第一侧墙结构第二面进行刻蚀，去除部分第一侧墙结构。

可选的，对所述第一侧墙结构的第一面进行刻蚀的过程中，对所述第一侧墙结构的第二面进行刻蚀。

可选的，形成所述第一凹槽的工艺包括：等离子体干法刻蚀工艺。

可选的，所述第一侧墙结构包括：覆盖所述第一鳍部侧壁的第一侧墙层；位于所述第一侧墙层侧壁表面的第二侧墙层，所述第二侧墙层与所述第一侧墙层的材料不相同。

可选的，对所述第一侧墙结构第一面进行刻蚀，去除部分第一侧墙结构的步骤包括：去除全部或部分所述第二侧墙层。

可选的，所述第一侧墙结构还包括位于所述第二侧墙层侧壁表面的第三侧墙层，所述第三侧墙层的材料与所述第二侧墙层的材料不相同。

可选的，所述第一侧墙层与第三侧墙层的材料相同。

可选的，所述第三侧墙层的材料包括氧化硅、氮化硅或氮氧化硅；所述第一侧墙层的材料包括氮化硅、氮氧化硅或氧化硅；所述第二侧墙层的材料包括氧化硅、氮化硅或氮氧化硅。

可选的，所述第一侧墙层的厚度为2nm～5nm；所述第二侧墙层的厚度为1nm～3nm；所述第三侧墙层的厚度为1nm～3nm。

可选的，形成所述第一凹槽之后，形成所述第一外延层之前，还包括：对所述第一侧墙结构的第二面进行刻蚀，去除部分第一侧墙结构；对所述第一侧墙结构第一面进行刻蚀的步骤包括：对所述第三侧墙层进行刻蚀，去除全部或部分的所述第三侧墙层；对所述第一侧墙结构第二面进行刻蚀的步骤包括：对所述第一侧墙层进行刻蚀，去除部分或全部的第一侧墙层；对所述第三侧墙层进行刻蚀的过程中，对所述第一侧墙层进行刻蚀。