[发明专利]一种提升NVMe固态硬盘读缓存命中的方法

说明书

本发明公开了一种提升NVMe固态硬盘读缓存命中的方法，其特征在于固态硬盘根据主机下发的LBA区间读访问频率信息，固态硬盘根据接收到的各个LBA区间读访问频率进行排序，优先主动将高概率的LBA区间预先从NAND读出到固态硬盘的读缓存中；所述读访问频率信息Access Frequency由主机统计并写入NVMe协议中LBA区间的读访问频率信息Access Frequency字段。利用NVMe协议中的LBA区间的访问频率作为后续主机读取该LBA区间的概率并下发给SSD，SSD根据该频率信息预读对应的数据至读缓存，实现提升了读缓存命中的概率，即提高固态硬盘数据预读的准确性。

技术领域

本发明涉及固态硬盘控制技术，特别涉及一种提升NVMe固态硬盘读缓存命中的方法。

背景技术

固态硬盘SSD中的数据读取速度是硬盘性能的一个重要指标,其读取的速度受固态硬盘的各级数据传输速度的影响、受固态硬盘控制器命令处理的机制和速度的影响、同时还受固态硬盘本身物理存储单元访问的影响。因此为了提升固态硬盘的读性能会从各个环节进行优化。由于固态硬盘物理存储单元的访问速度受其设计的物理特性的影响，因此除了更改芯片设计外很难有更改的空间。因此更多的是通过优化固态硬盘的处理机制进行性能提升。

通过统计和分析可知，主机访问固态硬盘都存在一定顺序性，所述的顺序性就是主机相邻多个命令存在大概率的访问连续地址的固态硬盘空间的情况。固态硬盘中一般都设有高速缓存DRAM，用于缓存主机与固态硬盘间的通讯数据。在没有读缓存机制的NVMe固态硬盘(SSD)的情况时，主机发起的读命令的数据需要先从Nand传输到DRAM，再从DRAM传输到主机，假设主机下发多个顺序读命令1,2,3,4,5,6,7,8,9……，每个命令的大小一样，那么无读缓存机制下这些命令执行的情况如图1，图1是无缓存机制的数据流图，主机Host连续多个顺序读数据命令的实现都是Nand到DRAM和DRAM到Host的串行时间累加，每个环节都是串行的，因此整体消化时间较大。

为了改善串行处理带来的时间消耗，提出了数据预读缓存机制，所述的数据预读缓存机制就是固态硬盘的固件内部预测主机后续将要读取的数据，预先把对应的数据从Nand读到缓存DRAM中，如图2是数据预读缓存机制的数据流图；当固态硬盘接收到主机的读命令后，根据顺序性固态硬盘的固件在响应主机的读命令后，主动执行将该读命令地址连续的多个Nand的数据预先读到DRAM中，待主机读命令真正下发时，先检查DRAM中是否存在本次读命令所需要读的地址数据，也就是读缓存命中检测，如果有称为命中，如果没有称为不命中。如果命中了读缓存，则数据直接从DRAM传输到主机，大大提升了读性能。数据预读缓存机制取决于固件预测的准确度，准确度高则读缓存命中率高，性能提升明显，如果准确度不高，则不仅不能提升性能，还额外消耗了DRAM资源且增加了功耗。

当前的固件设计预测主要是根据主机已下发命令的顺序性，预测后续的读命令也是顺序的，然后启用预读机制，把后续的数据从Nand Flash预先读到读缓存中，这种方法有如下缺点：

1.数据的预读比较滞后；发现顺序的命令流之后才能预读数据，节奏慢了一拍。

2.猜测的准确度不高；如果主机下发顺序读命令本来就很少，那么SSD内部预读到缓存中的数据大部分都是无用的，即读缓存的命中率不高。

3.读命中率不高带来的另一个缺点是功耗的浪费；因为Nand Flash和DRAM工作功耗占了整个SSD功耗的大部分。

DRAM资源的浪费；没有命中读缓存的命令会走正常读通路从Nand flash取数据，这需要DRAM资源作为数据的中间载体，但是无效的读缓存占据了部分DRAM，且无法快速释放。这会影响正常读通路高效运转。

发明内容

针对以上缺陷，本发明目的是如何提高固态硬盘数据预读的准确性，进而实现提供固态硬盘读性能。