[发明专利]一种宽频带同步采样方法

说明书

本发明公开了一种宽频带同步采样方法，以固定采样率对信号进行定频采样，然后将采样所得的数据进行离散傅里叶变换，得到该信号的离散频谱序列，再从中找出幅值最大的点所对应的频谱值，然后对该最大幅值附近的频谱使用FFT+FT的频谱细化方法进行细化，在最大幅值点对应的频谱值附近，使用黄金分割法+牛顿法的搜索算法对该段频谱进行搜索，找到极值点，该点对应的频率即为信号基频，最后通过信号基频控制ADC的同步采样。

技术领域

本发明属于数字信号处理技术领域，更为具体地讲，涉及一种宽频带同步采样方法。

背景技术

计算谐波一般都是采用同步采样方法，以减小频谱泄露造成的误差。常用的同步采样方法是利用锁相环技术。锁相环同步方法在电力信号采样中应用很多，尤其是各类数字锁相环的应用。

锁相环可以用来产生同步于被锁信号的整数倍频的输出控制信号。锁相环的基本结构是由鉴相、环路滤波、可控振荡器和倍分频等模块组成，如图1所示。

锁相环的工作原理是最初时被锁信号和锁相信号两者之间存在相位差，然后由鉴相器将相位差转换成电压信号，再通过环路滤波后得到控制信号，对振荡器输出的频率进行控制，并通过反馈回路将振荡器输出信号M倍分频后的频率、相位输入到鉴相器。一直重复下去，直到被锁信号与锁相信号之间的相位差为零，此时，输出信号与输入信号达到同步。

鉴相器是锁相环的一个关键环节，锁相环的精度和稳定度很大程度上取决于鉴相器的性能。鉴相器能够检测出被锁信号与锁相信号之间的相位差，并将其进行放大。如果相位差不为零，那么鉴相器将会相应地输出一个不为零的信号。环路滤波器接收到该信号后，也将输出一个控制信号给可控振荡器，可控振荡器将改变输出信号的频率，将输出频率进行倍频后又输入到鉴相器进行比较。一直重复此过程，直到被锁信号和锁相信号的相位差为零，此时信号已经被锁定。在锁定状态下，如果被锁信号的频率发生变化，鉴相器同样也会产生一个相位差，同样地，接收到该相位差的环路滤波器将输出一个控制信号，改变可控振荡器的输出频率，从而减小相位差。经过这样的反馈后，最终输出信号频率与输入信号频率相等，这时相位差也减为零。

锁相环一般用于对窄带信号的锁相，常用于对电网信号的锁相。当被测信号带宽较宽时，使用锁相环电路会导致锁相时间较长，同时锁相精度降低，甚至无法锁相。而且，当信号受噪声、谐波、间谐波等干扰时，锁相环容易发生“失锁”。此外，锁相环硬件电路较为复杂，成本较高。

发明内容

本发明的目的在于克服现有技术的不足，提供一种宽频带同步采样方法，通过定频采样得到基频值来控制ADC的同步采样，具有结构简单、采样精准等特点。

为实现上述发明目的，本发明一种宽频带同步采样方法，其特征在于，包括以下步骤：

(1)、电压调理/分档模块对输入电压进行分档，得到四相电压U_A、U_B、U_C、U_N；

(2)、提取任意一相电压作为参考电压，输入至抗混叠滤波器，滤除参考电压中的谐波分量；

(3)、通过一路ADC模块对滤波后的参考电压进行定频采样，再将定频采样数据发送给FPGA；

(4)、FPGA根据定频采样数据计算参考电压的基频值，再对该基频值进行倍频后用于控制八路ADC模块同步采样；

(5)、电流调理/分档模块对输入电流进行分档，得到四相电流I_A、I_B、I_C、I_N；