[发明专利]屏蔽栅沟槽MOSFET器件及其制造方法

说明书

技术领域

本发明属于半导体制造领域，特别是涉及一种屏蔽栅沟槽MOSFET器件及其制造方法。

背景技术

在中低压功率MOSFET领域，屏蔽栅沟槽功率MOSFET器件性能显著优于沟槽功率MOSFET和平面功率MOSFET，因为屏蔽电极极大地降低了栅极–漏极电容(Cgd)，同时由于屏蔽电极充当了场板(Field Plate)作用，使得能够利用较高的掺杂浓度实现同样的器件耐压(BVDSS)，从而降低了导通电阻(Rdson)，也即是屏蔽栅沟槽MOSFET器件能够同时实现低导通电阻(Rdson)和低栅漏电容(Cgd)。我们知道，在一般的功率传输或转换系统中，低的导通电阻(Rdson)意味着低的导通损耗(Conduction Loss)，低栅漏电容(Cgd)意味着低的开关损耗(Switching Los)，也即是屏蔽栅沟槽功率MOSFET同时降低了系统的导通损耗和开关损耗。

现有的屏蔽栅沟槽MOSFET的结构和制造方法多种多样。专利号为US7005351B2的美国专利《Method for fabricating a transistor configuration including trench transistor cells having a field electrode,trench transistor,and trench configuration》，公开了一种典型的屏蔽栅沟槽MOSFET结构和制造方法，如图1所示，左边部分为元胞区(Cell)，场板多晶硅63位于栅多晶硅62的下方，起着场板(Field Plate)和栅电极屏蔽(Shield Gate)作用，体区22(P-body)位于n++源区23(Source)的下方，源区23通过接触孔532和金属53引出形成源极(Source Electrode)；右边部分为终端结构区(Termination)，多晶硅632(Poly Silicon)是和场板多晶硅63一起淀积形成的，通过接触孔531和金属53与源极连接在一起，多晶硅622是和栅多晶硅62一起淀积形成的，其在第三维方向(未画出)与栅多晶硅62连接在一起的，并通过接触孔521和金属52引出形成栅极(Gate Electrode)；漏极(Drain Electrode)从衬底51的背面引出。

以上结构和制造方法具有较大的不足和局限，存在着诸多的改善空间。如多晶硅632是突出于硅表面的，需要额外的光刻版和光刻步骤来定义图形；多晶硅622是也突出于硅表面的，同样需要额外的光刻版和光刻步骤来定义图形；同时所有的这些表面突出，意味着在随后的工艺流程中不能运用性能更好的化学机械抛光工艺(Chemical Mechanism Polish，CMP)。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种屏蔽栅沟槽MOSFET器件及其制造方法，以实现一种结构紧凑，器件性能优越，制造方法简单，可有效降低了制造复难度和成本的屏蔽栅沟槽MOSFET器件及其制造方法。

为实现上述目的及其他相关目的，本发明提供一种屏蔽栅沟槽MOSFET器件，包括：硅衬底；外延层，形成于所述硅衬底上；深沟槽，形成于所述外延层中；场板氧化层，形成于所述深沟槽表面；场板多晶硅，形成于所述深沟槽中且距所述外延层顶面具有目标深度，所述深沟槽上部侧壁的场板氧化层被去除以至少露出部分的所述场板多晶硅；栅氧层，形成于所述深沟槽上部侧壁；氧化层，形成于露出的所述场板多晶硅上，用于栅极多晶硅和场板多晶硅之间的隔离；栅极多晶硅，填充于所述场板氧化层之上的所述深沟槽中；体区，形成于所述外延层中；源区，形成于所述体区中；介质层，形成于所述外延层上，所述介质层中形成有源区接触孔及栅极接触孔，所述源区接触孔和栅极接触孔填充有金属层以形成源端和栅端；以及漏端，形成于所述硅衬底背面。

优选地，所述场板多晶硅距所述外延层顶面的所述目标深度为0.5～3μm。

优选地，露出于所述场板氧化层之上的所述场板多晶硅的高度为0.1～1μm。

优选地，所述场板多晶硅上的氧化层的厚为所述深沟槽上部侧壁的栅氧层的厚度的2～3倍。

优选地，于露出的所述场板多晶硅上生长的氧化层完全包覆露出的所述场板多晶硅，所述栅极多晶硅包覆露出的所述场板多晶硅，并通过所述氧化层间隔。

优选地，所述栅极多晶硅低于所述外延层顶面。

优选地，所述栅极接触孔延伸至位于所述深沟槽内的所述栅极多晶硅中。