[发明专利]半导体结构有效

申请号：	201710914048.7	申请日：	2017-09-30
公开（公告）号：	CN108231759B	公开（公告）日：	2022-07-29
发明（设计）人：	孙家凯;蔡嘉庆;邱意为;张宏睿	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L27/02	分类号：	H01L27/02;H01L29/10
代理公司：	隆天知识产权代理有限公司 72003	代理人：	冯志云;王芝艳
地址：	中国台***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体结构
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明关于半导体装置与其形成方法，更特别关于沟槽负载效应降低的半导体装置。本发明提供新颖的多层盖膜，其采用一或多个氧基层以减少半导体装置中的沟槽负载效应。多层盖膜可由金属硬掩模及一或多个氧基层组成。金属硬掩模可由氮化钛形成。氧基层可由四乙氧基硅烷形成。

技术领域

本发明实施例关于半导体结构的制程，更特别关于降低沟槽负载效应的方法。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路进化中，其功能密度(如单位芯片面积所具有的内连线装置数目)通常随着几何尺寸(如制程所能产生的最小构件或线路)减少而增加。尺寸缩小的制程通常有利于增加产能及降低相关成本。

发明内容

本发明一实施例提供的半导体结构，包括：介电层，形成于基板上；图案化的氧基层，形成于介电层上；以及第一沟槽与第二沟槽形成于介电层中，其采用图案化的氧基层作为掩模，其中第二沟槽的宽度大于第一沟槽的宽度，且第二沟槽的深度与第一沟槽的深度实质上相同。

附图说明

图1是一些实施例中，半导体结构的剖视图。

图2是一些实施例中，沉积多层盖膜之后的半导体结构剖视图。

图3A与3B是一些实施例中，图案化多层盖膜之后的半导体结构剖视图。

图4是一些实施例中，采用多层盖膜作为蚀刻掩模并蚀刻介电层之后的半导体结构剖视图。

图5是一些实施例中，移除多层盖膜之后的半导体结构剖视图。

图6A与6B是一些实施例中，图案化多层盖膜之后的半导体结构剖视图。

图7是一些实施例中，采用多层盖膜作为蚀刻掩模并蚀刻介电层之后的半导体结构剖视图。

图8A与8B分别为一些实施例中，移除多层盖膜之后的半导体结构的剖视图与等角视图。

图9是一些实施例中，降低半导体结构中的沟槽效应的方法的流程图。