[发明专利]阵列基板及其制造方法

说明书

一种阵列基板的制造方法，包括以下步骤。依序形成栅绝缘层、第一及第二栅极、第一层间绝缘层于第一及第二主动层上。利用掩膜进行一微影蚀刻工艺，以于栅绝缘层与第一层间绝缘层中形成第一～第四接触洞。形成分别通过第一～第四接触洞与第一及第二主动层连接的第一及第二源极、第一及第二漏极。形成第二层间绝缘层。利用前述掩膜进行另一微影蚀刻工艺，以于第二层间绝缘层中形成第一～第三开口及接触洞，其中于法线方向上，第三开口与第一接触洞重叠，接触洞与第二接触洞重叠，第一开口与第三接触洞重叠，第二开口与第四接触洞重叠。

技术领域

本发明涉及一种阵列基板及其制造方法，且特别涉及一种低温多晶硅(LowTemperature Poly-Silicon，LTPS)阵列基板及其制造方法。

背景技术

由于相较于非晶硅薄膜晶体管(Thin Film Transistor，TFT)，LTPS-TFT的消耗功率小、电子迁移率大而可达到高开口率、高解析等优势，因此LTPS液晶显示器逐渐成为消费性产品开发的设计主流。然而，目前LTPS液晶显示器的制作方法仍至少需要八道掩膜，因此在掩膜成本高的情况下，目前LTPS液晶显示器的制作成本不易降低，导致产品竞争力下降。

发明内容

本发明的一实施例提供一种阵列基板及其制造方法，其可节省掩膜的使用数目，以降低制作成本。

本发明的一实施例的阵列基板的制造方法包括以下步骤。形成第一主动层于基板的显示区以及第二主动层于基板的驱动电路区，其中第一主动层具有第一通道预定区、第一源极掺杂预定区与第一漏极掺杂预定区，且第二主动层具有第二通道预定区、第二源极掺杂预定区与第二漏极掺杂预定区。形成栅绝缘层于第一主动层及第二主动层上。形成第一栅极及第二栅极于栅绝缘层上，其中第一栅极与第一通道预定区于法线方向上重叠，且第二栅极与第二通道预定区于法线方向上重叠。形成第一层间绝缘层于第一栅极及第二栅极上。利用掩膜进行一微影蚀刻工艺，以于栅绝缘层与第一层间绝缘层中形成第一接触洞、第二接触洞、第三接触洞、及第四接触洞，其中第一接触洞暴露出至少部分的第一源极掺杂预定区、第二接触洞暴露出至少部分的第一漏极掺杂预定区、第三接触洞暴露出至少部分的第二源极掺杂预定区、第四接触洞暴露出至少部分的第二漏极掺杂预定区。形成第一导体层包括第一源极、第一漏极、第二源极及第二漏极，其中第一源极、第一漏极、第二源极及第二漏极分别通过第一接触洞、第二接触洞、第三接触洞及第四接触洞与第一源极掺杂预定区、第一漏极掺杂预定区、第二源极掺杂预定区及第二漏极掺杂预定区接触。形成第二导体层于第一导体层上方。形成第二层间绝缘层于第二导体层上。利用前述掩膜进行另一微影蚀刻工艺，以于第二层间绝缘层中形成第一开口、第二开口、第三开口及接触洞，其中第三开口与第一接触洞于一法线方向上重叠，接触洞与第二接触洞于该法线方向上重叠，第一开口与第三接触洞于该法线方向上重叠，第二开口与第四接触洞于该法线方向上重叠。形成第三导体层于第二层间绝缘层上。

本发明的一实施例的阵列基板包括基板、主动元件、驱动元件、第一层间绝缘层、第一辅助电极以及第二层间绝缘层。基板具有显示区以及驱动电路区。主动元件位于显示区。驱动元件位于驱动电路区。第一层间绝缘层至少位于显示区。第一辅助电极位于驱动电路区。第二层间绝缘层位于主动元件及驱动元件上方，其中第二层间绝缘层具有对应驱动电路区的第一开口及第二开口。

基于上述，在本发明的一实施例的阵列基板的制造方法中，通过第一～第四接触洞及至少一第一接合区开口的形成与第一～第三开口、接触洞及至少一第二接合区开口的形成利用了同一掩膜，即两道微影蚀刻工艺利用了相同的掩膜，藉此使得阵列基板的制造方法可节省掩膜的使用数目，降低制作成本。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1是本发明一实施方式的阵列基板的上视示意图；

图2A至图2P是本发明一实施方式的局部的阵列基板的制造流程的剖面示意图；