[发明专利]非易失性半导体存储装置

说明书

技术领域

本发明关于使用了PNPN构造的、一次性可编程（one time programmable）非易失性半导体存储装置。

背景技术

在当前的半导体装置之中存储元件在各式各样的地方被使用。其中，一般将切断（OFF）电源也不丢失存储数据而只能进行一次数据写入的元件，称为一次性可编程非易失性存储元件。以下，将该一次性可编程非易失性存储元件称为OTP。OTP是一般在半导体产业中使用的简称。在半导体装置中，OTP在各式各样的地方被使用于数据保管、或微调等的用途。

【现有技术文献】

【专利文献】

【专利文献1】日本特开2009－147002号公报。

发明内容

【发明要解决的课题】

OTP中大致区分则存在2种方式。

首先第一个是向浮动栅极（Floating Gate）蓄积电荷而进行写入的浮动栅极型OTP。由于利用微弱的电流进行写入，所以具有好出现电气原因造成的误写入这样的特性。例如，在读出数据时，若在具有浮动栅极的晶体管的源极、漏极间施加较大的电压，则产生沟道热电子，它被注入浮动栅极，只是想要读出数据，却能容易引起会写入数据这样的误写入。

第二个是流过大电流而使接合或电阻热破坏的热破坏型OTP。该类型中存在各种方式，但是无论哪一个为了引起热破坏，都需要比浮动栅极型大的电流。这是因为造成热破坏需要较大的电力。为了使较大的电流流过，必须增大其路径的布线或晶体管的宽度。其结果面积变大。作为补偿，与浮动栅极型相比，具有几乎不发生误写入这样的优点。

参考文献1与热破坏型OTP相关，但是与一般的热破坏型OTP同样，面积还是较大。因此，本发明以提供面积较小的热破坏型OTP为课题。

【用于解决课题的方案】

本发明为了解决上述课题，提供非易失性半导体存储装置，其特征在于具有：

设置在半导体衬底的第一第一导电型区域；

与所述第一第一导电型区域相接的第一第二导电型区域；

形成在所述第一第一导电型区域内的第二第二导电型区域；以及

形成在所述第一第二导电型区域内的第二第一导电型区域，

所述第一第一导电型区域与第二导电型电位电连接，在此，第二导电型电位在N型电位时为VSS、在P型电位时为VDD，

所述第二第一导电型区域在中间夹着电阻而与第一导电型电位连接，

所述第一第二导电型区域在中间夹着开关而与第一导电型电位连接，

若所述开关导通，则所述第一第二导电型区域与第一导电型电位电连接，

在此，第一导电型电位在N型电位时为VSS、在P型电位时为VDD，

若所述开关截止，则所述第一第二导电型区域成为浮动状态，

在使所述开关导通的状态下，从所述第二第二导电型区域进行电流注入的情况下，不进行数据的写入，

在使所述开关截止的状态下，从所述第二第二导电型区域进行电流注入的情况下，利用PNPN电流流动的情况而进行数据的写入。

【发明效果】

在本发明中，通过控制使较大的电流流过或不流过半导体衬底中的PNPN来实现OTP。

在本发明中数据的写入必须使用比较大的电流，但是其路径的大半处于半导体衬底中，因此晶体管沟道和布线的宽度所需要的部位会减少与之相应的量。因此，能得到面积比现有技术小的OTP。

另外，构成本发明的PNPN的一个PN与本发明的存储装置的有无没有关系，而能够由大半的半导体装置所具有的ESD保护元件代替。由这一点也能得到面积比现有技术小的OTP。

附图说明

【图1】（A）是本发明的实施例即OTP的示意截面图，（B）是用于方便理解（A）的概略图。

【图2】是示出端子和ESD保护元件的图。

【图3】是示出追加了下拉电阻的本发明的实施例即OTP的图。

【图4】是示出具有禁止写入功能的本发明的实施例即OTP的图。

【图5】是示出可否写入电路的图。

【图6】是示出共用第一P型区域和第二N型区域的本发明的实施例即2单元（cell）OTP的图。

【图7】是示出蛇型电阻的图。

【图8】是示出利用了内部连线（Interconnector）的电阻的图。

【图9】是第一N型区域和第二P型区域的平面图。

【图10】是示出现有例的图。