[发明专利]半导体元件的制造方法

说明书

本申请实施例提供半导体元件的制造方法，包括形成第一介电层于基板的背表面之上；在形成第一介电层之后，形成石墨烯层于基板的前表面之上；在形成石墨烯层之后，图案化第一介电层以于第一介电层中形成开口，其露出基板的背表面的一部分；当使用图案化的第一介电层为罩幕时，对基板的背表面进行蚀刻工艺以形成护膜，其具有包括石墨烯层的护膜膜片。

技术领域

本发明实施例涉及一种半导体装置的制造方法，且特别有关于一种碳基护膜膜片的制造方法。

背景技术

电子工业对于更小及更快的电子元件的需求不断增长，其能同时支援更多更复杂的尖端功能。于是，半导体工业有制造低成本、高效能、及低功率集成电路(ICs)的持续趋势。迄今这些目标已因缩小半导体IC尺寸(例如最小特征尺寸)而大部分实现，从而改善生产效率及降低相关成本。然而，如此缩小尺寸亦引起半导体制造工艺的复杂度增加。因此，为实现半导体IC及元件持续进步，半导体制造工艺与科技亦需类似的进展。

仅为一范例，半导体微影工艺可使用微影模板(例如掩模幕或倍缩掩模)光学转移图案至基板上。此工艺可使用例如辐射源经由居中的掩模幕或倍缩掩模投影至具感光材料(例如光致抗蚀剂)涂层的基板上完成。通过这样的微影工艺图案化的最小特征尺寸受限于投影辐射源的波长。鉴于此，引入了极紫外线(extreme ultraviolet，EUV)辐射源及微影工艺。然而，EUV系统使用反射，而非常用的折射光学，且对于污染问题非常敏感。在一例子中，引入到反射EUV罩幕上的颗粒污染可导致显著的微影转移图案劣化。因此，需要在EUV罩幕上提供护膜膜片，作为保护盖以保护EUV罩幕，免于损害及/或污染颗粒。此外，为避免反射率降低，使用薄且高穿透率的材料作为护膜膜片是重要的。然而，根据某些常用的制造工艺来制造大且薄的护膜膜片可能造成护膜膜片扭曲、皱褶、破裂、或以其他方式损坏，从而使护膜膜片无法使用。在一些常用的制造工艺中，实际上护膜膜片可能粉碎，导致工艺腔室中重大的颗粒污染。因此，现有的护膜制造技术并未证明在各个面向令人完全满意。

发明内容

根据一实施例，一种半导体元件的制造方法包括形成第一介电层于基板的背表面之上。在一些实施例中，在形成第一介电层之后，形成石墨烯层于基板的前表面之上。在一些例子中，在形成石墨烯层之后，图案化第一介电层以于第一介电层中形成开口，其露出基板的背表面的一部分。之后，使用图案化的第一介电层为罩幕，对基板的背表面进行蚀刻工艺以形成护膜(pellicle)，其具有包括石墨烯层的护膜膜片(membrane)。

附图说明

以下将配合说明书附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1是根据一些实施例示出的出微影系统的示意图。

图2是根据一些实施例示出的出EUV罩幕的剖面图。

3A图是根据一些实施例示出的出罩幕及护膜的俯视图，图3B为其剖面图。

第4A、4B、4C、4D、及4E图是根据本发明一或多个实施例示出的出制造护膜方法的流程图。

第5A、5B、5C、5D、5E、及5F图是根据图4A中方法的一或多个方面示出的出制造护膜实施例的剖面图。

第6A、6B、6C、及6D图是根据图4B中方法的一或多个方面示出的出制造护膜实施例的剖面图。

第7A、7B、7C、7D、7E、7F、及7G图是根据图4C中方法的一或多个方面示出的出制造护膜实施例的剖面图。

第8A、8B、8C、8D、及8E图是根据图4D中方法的一或多个方面示出的出制造护膜实施例的剖面图。