[发明专利]一种四象限三角函数求解器的设计方法

说明书

技术领域

本发明涉及FPGA实现技术领域，尤其涉及一种基于CPLD_FPGA的四象限三角函数求解器的设计方法。

背景技术

三角函数求解是非线性系统中经常遇到的运算，在软件或硬件控制器中通过做查三角函数表、乘法、开方及反三角函数等复杂运算可以求解三角函数，在现有的设计中，三角函数求解有基于CORDIC算法通过数字信号处理器(DSP)实现的，从而应用于信号处理方面，但本技术无法应用于CPLD/FPGA领域；基于CPLD/FPGA实现的CORDIC算法目前主要有三种：第一种方案是在第一象限通过 CORDIC求解三角函数，但只能有效解决第一象限三角函数的问题，处理能力有限；第二种方案通过查找表或近似的方法来求解三角函数，但存在硬件资源消耗多或精度有限的问题，并且数据类型大多为浮点数据结构，同样存在硬件资源消耗多的问题。第三种方案采用补码方式实现了CORDIC算法的正余弦函数求解，有效减少了因迭代过程过多而造成的硬件资源消耗过多的问题，但内部数据存在原码、反码和补码的数据转换，增加了设计复杂度，同时存在数据精度偏低的问题。

发明内容

为了解决以上技术问题，本发明提出了一种基于CPLD_FPGA的四象限三角函数求解器的设计方法。

本发明的目的是基于CORDIC(Coordinate Rotation Digital Computer)算法实现三角函数的快速计算，并利用三角函数转换关系将三角函数求解拓展到 [-180°，180°]整个平面角内：四象限定点三角函数求解器包括输入角度象限判断及转换模块、CORDIC三角函数求解模块及输出数据处理模块，首先判断预求解角所属象限，并通过三角函数关系将其转换到第一象限；然后基于CORDIC模块迭代求解转换后角度的三角函数值；最后根据三角函数变换规则输出输入角对应的三角函数值。同时，该发明采用定点数根据实际情况定制数据位宽，减少了硬件资源消耗。该发明采用参数模块化设计方法，可以根据需要灵活调整模块化参数，扩大了应用领域。该发明基于FPGA设计，在线灵活裁减、扩充、升级，适应了目前产品更新速度快的现状，便于快速验证。

(1)在已有工程的基础上，通过FPGA代码实现四象限定点三角函数求解器的模块化设计。包括三个基本模块：输入角度象限判断及转换模块、CORDIC三角函数求解模块及输出数据处理模块。

(2)在顶层例化三角函数求解器模块，给定参数：输入数据位宽和输出数据位宽，给定求解角，得到三角函数，并应用于其它模块。

(1)输入Angle∈[-180°，180°]，通过“输入角度象限判断及转换模块”判断所在象限，并基于三角函数变化，将其统一到第一象限。(由于算法限制，CORDIC只能处理0～99°角)

(2)将转换后的角作为CORDIC求解模块输入角，采用旋转坐标法，忽略向量长度，经过一系列小角度θⁱ＝arctan2^-i的旋转逐渐逼近实际角度。

(3)将CORDIC求解模块输出三角函数值作为输出数据处理模块的输入，根据三角函数转换规则得到输出三角函数值。

为求解Angle∈[-180°，180°]整个平面的三角函数值，需要将平面内的所有角统一到第一象限内Angle′∈[0°，90°]，同时输出象限信息，作为输出数据处理模块的输出信息，本发明所述方法易于硬件实现，基本不造成额外的硬件消耗。

根据实际范围与精度要求，所有数据采用定制的定点数据结构：“符号位+整数位+小数位”，本发明所采用的定制的定点数据结构在满足数据精度的情况下，减少了硬件资源消耗。

本发明基于Verilog采用参数模块化方法，可根据实际需求裁剪参数范围，应用方便灵活。

本发明的有益效果是