[发明专利]一种可重构任务的流水优化方法

说明书

技术领域

本发明涉及可重构技术领域，特别是涉及一种可重构任务的流水优化方法。

背景技术

可重构计算被视为能够将传统处理器的高度灵活性与ASIC(Application Specific Integrated Circuit)所具有的高处理效率进行结合的有效解决方案。由于可重构体系结构具有较好的适应性，针对不同应用能够通过不同粒度的并行来加快处理速度。在可重构设备中，FPGA(Field－Programmable Gate Array)是最广泛使用的可重构器件。动态可重配置的FPGA是实现硬件级别多任务的重要基础。此类FPGA的处理区域通常划分成不同的子块。这些子块分属于不同的硬件任务。当新的硬件任务达到时，需要为该硬件任务分配一个空闲的子块，同时其他的既存硬件任务不能受到影响。如果一个硬件任务执行完成，那么该任务所占据的子块应当被释放，并作为候选子块以备其他硬件任务的使用。在重分配期间，没有任何的其他硬件任务会受到影响，多个硬件任务可以共享整个处理区域。

可重构系统中由重配置引起的GPC或RPU停止工作而造成的延时称为配置延时，配置延时是纯粹的性能开销。为了确保重配置的开销不会抵消硬件加速所获得的性能收益，之前的研究提出了很多种从设备层到应用层的不同方法来减少或者隐藏重配置延时，包括：配置缓存、配置预取、重定位和碎片整理以及配置压缩。

因为大量的配置延时都是由于主处理器和可重构硬件的距离、以及从主存甚至文件读取配置数据所引起的，所以配置缓存可能降低配置开销。通过在靠近可重构硬件的快速存储器上保存配置数据，能够加快重配置数据的传输，从而减少重配置开销。

现有技术中的一些研究中对片上缓存进行划分，将其中的一部分用作配置数据的缓存。专用的配置缓存还可以进一步就近布置，配置数据通过高带宽的并行下载直接输出到可重构硬件，能够进一步减少配置延时。MC-FPGA中的多上下文存储也可以视为配置缓存，MC-FPGA的配置缓存更是直接输出到可编程逻辑。

其它一些研究关注于配置缓存策略与算法，包括针对单上下文FPGA、MC-FPGA和PRTR FPGA分别提出的几种配置缓存算法。对于单上下文FPGA,采用了模拟退火算法和基于硬件核关联性的分组算法，尽可能将相邻执行的硬件核聚集在同一个组内，减少重构次数；MC-FPGA可视作多个单上下文FPGA，因此可采用与单上下文FPGA相同的分组算法以减少上下文切换，但是对于MC-FPGA还存在上下文替换的问题，分别采用Belady算法和LRU算法作为静态和动态的替换算法；对于PRTR FPGA,仍采用模拟退火算法和一种改进的模拟退火算法来减少重构次数，另外，还提出了离线的Lower Bound最小部分替换和全局最小重构代价替换算法，以及运行时的LRU、考虑大小和频率的处罚导向的替换算法。

还有研究提出了基于历史和基于处罚的替换算法，基于历史的算法根据过去的硬件核调用情况，预测选择未来最远的硬件核进行替换；而基于处罚的算法则赋予被调用的硬件核一个大常量作为代价值，而其他的硬件核代价则减去总体器件大小和硬件核大小的差，需要时选择最小代价的硬件核进行替换。另外，基于分页的局部动态重构FPGA模型，利用先验算法(Prior Algorithm)发掘硬件核间的关联规则，按页大小对硬件核进行分组，减少页替换次数；还有同样通过分析不同应用间的相似性，在映射时将应用的硬件核分为与重构区域相同大小的分组，并将需要重配置的硬件核映射到相同的组中，来减少不同应用间切换时所需要重配置的面积，从而最小化重配置延时。

为了避免替换策略错误替换而增加额外的重构开销，一些研究还提出了配置锁定(Configuration Locking)方法，确保关键硬件核的配置不被替换。一些粗粒度的可重构结构也采用了配置缓存技术来降低配置代价。

当重构是必需的时候，可以进行配置预取，使重配置过程与GPC的有效计算重叠，避免或减少GPC停顿，从而隐藏或减少重配置开销。