[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：第一输出模块、第二输出模块、第三输出模块、第一下拉模块、第二下拉模块以及选择模块；

所述第一输出模块连接上拉节点、第一输出端、第一时钟信号端；所述第一输出模块用于在所述上拉节点的控制下，将所述第一时钟信号端的信号输出至所述第一输出端；

所述第二输出模块连接所述第一时钟信号端、所述选择模块、第二输出端；所述第二输出模块用于在所述选择模块的控制下，将所述第一时钟信号端的信号输出至所述第二输出端；

所述第三输出模块连接第二时钟信号端、所述选择模块、所述第二输出端；所述第三输出模块用于在所述选择模块的控制下，将所述第二时钟信号端的信号输出至所述第二输出端；

所述选择模块连接所述第二输出模块、所述第三输出模块、所述上拉节点、选通信号端，所述选择模块用于在所述上拉节点和所述选通信号端的控制下，使得所述第二输出模块或者所述第三输出模块输出；

所述第一下拉模块连接第一下拉节点、所述第一输出端、第二电压端、所述上拉节点，所述第一下拉模块用于在所述第一下拉节点的控制下，将所述第一输出端和所述上拉节点的电位下拉至所述第二电压端；

所述第二下拉模块连接所述第二输出端、第一电压端、所述第一下拉节点；所述第二下拉模块用于在所述第一下拉节点的控制下，将所述第二输出端的电位下拉至所述第一电压端。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述选通信号端包括第一选通信号端和第二选通信号端；

所述选择模块用于在所述上拉节点和所述第一选通信号端的控制下，使得所述第二输出模块输出；或者，用于在所述上拉节点和所述第二选通信号端的控制下，使得所述第三输出模块输出。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输出模块包括第一晶体管；

所述第一晶体管的栅极连接所述上拉节点，第一极连接所述第一时钟信号端，第二极连接所述第一输出端。

4.根据权利要求2所述的移位寄存器单元，其特征在于，所述选择模块包括第二晶体管、第三晶体管；

所述第二晶体管的栅极连接所述第一选通信号端，第一极连接所述第二输出模块，第二极连接所述上拉节点；

所述第三晶体管的栅极连接所述第二选通信号端，第一极连接所述第三输出模块，第二极连接所述上拉节点。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第二输出模块包括第四晶体管、第一电容；

所述第四晶体管的栅极连接所述第二晶体管的第一极，第一极连接所述第一时钟信号端，第二极连接所述第二输出端；

所述第一电容的一极连接所述上拉节点，另一极连接所述第二输出端。

6.根据权利要求4所述的移位寄存器单元，其特征在于，所述第三输出模块包括第五晶体管；

所述第五晶体管的栅极连接所述第三晶体管的第一极，第一极连接所述第二时钟信号端，第二极连接所述第二输出端。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一下拉模块包括第六晶体管和第七晶体管；

所述第六晶体管的栅极连接所述第一下拉节点，第一极连接所述第一输出端，第二极连接所述第二电压端；

所述第七晶体管的栅极连接所述第一下拉节点，第一极连接所述上拉节点，第二极连接所述第二电压端。

8.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二下拉模块包括第八晶体管；

所述第八晶体管的栅极连接所述第一下拉节点，第一极连接所述第二输出端，第二极连接所述第一电压端。