[发明专利]一种低压差稳压器

说明书

本发明提供一种低压差稳压器，包括误差放大器，其正极输入端接收参考电压，负极输入端与输出端连接；第二场效应管，其漏极与误差放大器的输出端连接，源极通过第二电流源接地，栅极通过第二电流源接地；功率器件，其漏极接入电源电压，功率器件的源极与第一场效应管的漏极连接，同时分别通过第一电容接地、通过负载电流源接地、通过第三电容、第一电流源接地；第一场效应管，其栅极与第二场效应管的栅极连接，第一场效应管的漏极与功率器件的源极连接，第一场效应管的源极通过第一电流源接地，同时与超级源跟随器输入端连接；超级源跟随器，其输出端与功率器件的栅极连接，同时通过第二电容接地。

技术领域

本发明涉及低压差稳压器，特别是一种高速稳定的低压差稳压器。

背景技术

请参阅图1，其为现有技术的低压差稳压器的架构图。现有技术中的低压差稳压器即LDO最基本的LDO架构如图1所示。对于不确定的输入(电源电压VDD)，输出电压VO总能保持与参考电压VREF相等。这是因为VO和VREF接在了一个误差放大器的两输入端。误差放大器(EA)和整个环路的高增益，使得EA输入虚短，即VO＝VREF。

当负载电流IL跳变时，为了稳定VO，需要一个较大的输出电容CO，在LDO环路来不及反应的时候提供IL所需的电流变化。

另一方面，功率器件MP为了提供所需的较大电流，通常需要很大尺寸，EA很难直接驱动，因此EA和MP的中间要加入一级驱动器(BUF)。而EA的输出，及BUF的输出，均为高阻，且均有寄生电容，使得LDO环路至少存在三个极点(p_0-2)。为了使这样的环路稳定，传统的LDO采用了很大的CO，使得输出极点p₀频率很低。但这样使得LDO的增益带宽积(GBW)很小，LDO的速度很慢。同时，较大的CO难以片上集成，只能采用片外器件，降低了集成度，特别不能适应当前片上系统(SoC)的发展要求。

请参阅图2，其为现有的翻转电压跟随器的结构示意图。为了提升LDO速度，提高集成度，有一种翻转电压跟随器(Flip Voltage Follower，FVF)的结构如图2所示。该结构在MP的下面加了一个M1管，形成了一个共栅放大器。共栅放大器的输出接至MP的栅极形成反馈。该结构的反馈路径较短(仅经过一级共栅放大即反馈至MP的栅极)，且成功的将系统变为了更稳定的两极点系统(两极点分别为p₀和p_g)。对于较先进的工艺，MP的栅极寄生电容Cg比较小，因此p_g远离p₀，系统稳定；但对于不太先进的工艺，p_g不能远离p₀，导致系统的相位裕度可能较小，仍输出不稳定，如图3所示，其为FVF的幅频响应图。最恶劣的情况是LDO最大负载电流的情况，此时LDO输出极点负载阻抗最小，因此p₀与p_g最接近。采用65nm进行仿真，相位裕度为10°。

请参阅图4，其为超级源跟随器的示意图。为了使p_g远离p₀，可以在MP和共栅放大器输出之间加入一个超级源跟随器(Super Source Follower，SSF)：M3和偏置电流源I3构成了一个普通的源跟随器，加上M4和偏置电流源I4构成了SSF。该SSF能将MP的栅极的阻抗降低至1/(gm3·gm4·rx)(其中gm3-4分别为M3-4的跨导，rx为X点的阻抗)，从而可能使得p_g远离p₀。因此，期望SSF方案的幅频响应如图5，其为SSF的幅频响应示意图。但是，该方案同时引入了两个高频极点，分别在p_1,2。其中，p₂和p_g是一对复数极点对|p_2,g|。

其中根号内在大部分工艺下<0，因此是复数根。

其中C_X为X点的寄生电容，r₃为M3的电阻。