[发明专利]一种闪存制造方法在审
申请号: | 201710882950.5 | 申请日: | 2017-09-26 |
公开(公告)号: | CN107658300A | 公开(公告)日: | 2018-02-02 |
发明(设计)人: | 王鹏;刘宇 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L27/11521 | 分类号: | H01L27/11521;H01L21/324 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 屈蘅 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 闪存 制造 方法 | ||
技术领域
本发明涉及半导体制造技术领域,尤其是涉及一种闪存制造方法。
背景技术
闪存元件(Flash Memory,简称Flash),是一种非挥发性存储器元件,属于内存器件的一种,它可以作为缓存或作为直接存储的底层设备。由于可多次进行数据的存入、读取及擦除,且存入的数据在断电后也不会消失,已被个人计算机和其它电子设备所广泛采用。
根据逻辑结构的不同,闪存元件主要可分为NAND和NOR型两种,前者可提供更大的容量,但不支持代码本地执行,读速度也较慢(但写入速度较快);而NOR型闪存支持代码本地运行,读速度也稍快(写入速度稍慢),但主要缺点在于很难实现较高的存储密度。不同的特性让两者分别属于不同的市场:NAND型闪存广泛用于数据存储相关的领域,如移动存储产品、各种类型的闪存卡、音乐播放器等;而NOR型闪存主要用于手机、掌上电脑等需要直接运行代码的场合。
无论是NAND型闪存还是NOR型闪存,两者在基本的数据存储方式和操作机理上都完全相同。闪存元件以单晶体管作为二进制信号的存储单元,它的结构与普通的半导体晶体管(场效应管)非常类似,区别在于闪存元件的晶体管加入了“浮栅(Floating gate)”和“控制栅(Control gate)”—前者用于贮存电子,表面被一层硅氧化物绝缘体所包覆,并通过电容与控制栅相耦合。当负电子在控制栅的作用下被注入到浮栅中时,NAND型单晶体管的存储状态就由1变成0。相对来说,当负电子从浮栅中移走后,存储状态就由0变成1;而包覆在浮栅表面的绝缘体的作用就是将内部的电子“困住”,达到保存数据的目的。
虽然基本原理相同,但闪存可以有不同的电荷生成与存储方案。其中应用最广泛的是“通道热电子编程(Channel Hot Electron,简称CHE)”,该方法通过对控制栅施加高电压,使传导电子在电场的作用下突破绝缘体的屏障进入到浮栅内部,反之亦然,以此来完成写入或者擦除动作;而另一种方法被称为“隧道效应法(Fowler-Nordheim,简称FN)”,它是直接在绝缘层两侧施加高电压形成高强度电场,帮助电子穿越氧化层通道进出浮栅。NAND闪存采用FN法写入和擦除,且采用一种“页面-块”寻址的统一存储方式。而NOR闪存同时使用上述两种方法:CHE用于数据写入,支持单字节或单字编程;FN法则用于擦除,以块为单位或对整片区域执行擦除操作。
随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小,对半导体器件的精细结构的测试验证提出了较高的要求。目前闪存元件存储单元的关键尺寸多在130纳米以下,这对闪存的出厂功能测试与可靠性测试的要求就比较高。随着闪存元件存储单元关键尺寸的减小,闪存元件存储单元中的浮栅能俘获的电子数减少,如果闪存元件存储单元的漏电流较大,则浮栅理论上可以俘获的电子数就更少了,严重时可能会将写入的高电平(电子数多)变成低电平(电子数少),从而影响存储单元的编程写入,造成编程写入功能出错。所以,如何降低关键尺寸越来越小的闪存元件的漏电流,是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种闪存的制造方法,以降低闪存中存储单元的漏电流,提高闪存的性能与良率。
为了达到上述目的,本发明提供了一种闪存的制造方法,其特征在于,包括:
提供前端结构,所述前端结构形成有有源区和隔离结构;以及
对所述前端结构进行退火,退火温度为1050~1200摄氏度,退火时间为10-50分钟。
可选的,所述退火温度为1080~1120摄氏度,退火时间为25-35分钟。
可选的,所述退火处理是在氮气环境下进行的。
可选的,所述提供前端结构,所述前端结构形成有有源区和隔离结构的步骤包括:
提供一半导体衬底,所述半导体衬底中形成有多个有源区;
在所述半导体衬底上刻蚀形成沟槽将所述多个有源区隔离开;以及
向所述沟槽填充隔离氧化物以形成所述隔离结构。
可选的,所述半导体衬底上的多个有源区采用自对准工艺形成。
可选的,刻蚀形成所述沟槽之前,在所述半导体衬底上淀积牺牲层。
可选的,所述牺牲层包括从下至上依次层叠的氧化层和氮化层。
可选的,所述沟槽由反应离子刻蚀而成。
可选的,向所述沟槽填充隔离氧化物之前,先在所述沟槽的底部和侧壁淀积一层内衬氧化层。
可选的,所述隔离氧化物的填充采用高密度等离子体化学气相淀积法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710882950.5/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的