[发明专利]静电释放保护架构

权利要求书

1.一种静电释放保护架构，其特征在于，静电释放保护架构包括多个晶粒DIE1…DIEn，其中n大于等于2；

晶粒DIE1至晶粒DIEn-1中的每个晶粒上具有虚拟电源线、正电源线、负电源线、静电释放电路、与虚拟电源线连接的用于内部键合线的第一焊盘、与负电源线连接的用于内部键合线的第二焊盘、与正电源线连接的用于连接芯片引脚的第一焊盘、与负电源线连接的用于连接芯片引脚的第二焊盘，其中，每个静电释放电路的一端与虚拟电源线连接，另一端与负电源线连接；

晶粒DIEn上具有正电源线、负电源线、与负电源线连接的用于内部键合线的第二焊盘、与正电源线连接的用于连接芯片引脚的第一焊盘、与负电源线连接的用于连接芯片引脚的第二焊盘；

其中，相邻晶粒之间通过内部键合线连接，该内部键合线的一端与前一个晶粒的第一用于内部键合线的焊盘连接，另一端与后一个晶粒的第二用于内部键合线的焊盘连接。

2.如权利要求1所述的静电释放保护架构，其特征在于，晶粒DIE1至晶粒DIEn中的每个晶粒上还具有二极管，所述二极管的两端分别与所述用于连接芯片引脚的第一、第二焊盘连接。

3.如权利要求1所述的静电释放保护架构，其特征在于，晶粒DIEn包括静电释放电路。

4.如权利要求1所述的静电释放保护架构，其特征在于，当晶粒DIEn不包括静电释放电路，且单独封装在一个芯片上，则所述用于内部键合线的第二焊盘连接在框架上或者连接在所述芯片的负电源引脚上。

5.如权利要求1所述的静电释放保护架构，其特征在于，所述静电释放保护架构用于多芯片组合封装。

6.一种静电释放保护架构，其特征在于，静电释放保护架构包括多个晶粒DIE1…DIEn，其中n大于等于2；

晶粒DIE1至晶粒DIEn-1中的每个晶粒上具有虚拟电源线、正电源线、负电源线、静电释放电路、与虚拟电源线连接的用于内部键合线的第一焊盘、与正电源线连接的用于内部键合线的第二焊盘、与负电源线连接的用于连接芯片引脚的第一焊盘、与正电源线连接的用于连接芯片引脚的第二焊盘，其中，每个静电释放电路的一端与虚拟电源线连接，另一端与正电源线连接；

晶粒DIEn上具有正电源线、负电源线、与正电源线连接的用于内部键合线的第二焊盘、与负电源线连接的用于连接芯片引脚的第一焊盘、与正电源线连接的用于连接芯片引脚的第二焊盘；

其中，相邻晶粒之间通过内部键合线连接，该内部键合线的一端与前一个晶粒的用于内部键合线的第一焊盘连接，另一端与后一个晶粒的用于内部键合线的第二焊盘连接。

7.如权利要求6所述的静电释放保护架构，其特征在于，晶粒DIE1至晶粒DIEn中的每个晶粒上还具有二极管，所述二极管的两端分别与所述用于连接芯片引脚的第一、第二焊盘连接。

8.如权利要求6所述的静电释放保护架构，其特征在于，晶粒DIEn包括静电释放电路。

9.如权利要求6所述的静电释放保护架构，其特征在于，当晶粒DIEn不包括静电释放电路，且单独封装在一个芯片上，则所述用于芯片内部键合线的第二焊盘连接在所述芯片的正电源引脚上。

10.如权利要求6所述的静电释放保护架构，其特征在于，所述静电释放保护架构用于多芯片组合封装。