[发明专利]一种半导体器件及其制造方法

说明书

本发明公开了一种半导体器件及其制造方法，在衬底上形成多晶硅，并在多晶硅的侧面形成侧墙；在衬底上淀积氧化物阻挡层；通过N+和P+的两次光刻，分别刻蚀相应位置的氧化物阻挡层并注入形成N+和P+区域；在N+和P+区域上方生长形成金属硅化物层。本发明减少了光刻次数，节约了成本。

技术领域

本发明涉及一种半导体器件技术领域，特别涉及一种半导体器件及其制造方法。

背景技术

为了减小MOS(Metal-Oxide-Silicon，金属-氧化物-半导体)器件源/漏区的接触电阻，会引入金属硅化物(Silicide)工艺，即在源漏区之间的衬底上设置金属硅化物层；为了减小多晶硅(Poly)的接触电阻，会引入多晶硅化物(Polycide)工艺；在自对准的CMOS(Complementary Metal-Oxide-Silicon，互补型金属-氧化物-半导体)工艺中，将Silicide过程和Polycide过程同时完成而引入Salicide(Self-Aligned Silicide，自对准金属硅化物)工艺。

然而，在基于自对准的CMOS工艺中，由于在制作多晶硅Poly高阻时，需要额外用金属硅化物阻挡层(Salicide Block)光刻板来选择性生长金属硅化物，以增加了工序和成本。具体如图1-6所示，示意了现有技术的半导体器件的制造方法的步骤。现有技术中在多晶硅栅(Poly)和侧墙(Spacer)形成后，需要三次光刻和两次注入形成N+注入，P+注入和金属硅化物Salicide，具体步骤如图1，2，3，4，5，6所示，分别通过N+，P+两次光刻注入形成N+和P+区域，再通过淀积氧化物阻挡层并光刻形成生长Salicide的区域，然后去胶，利用标准的淀积、退火、刻蚀、退火工艺形成Salicide。

发明内容

有鉴于此，本发明的目的是提供一种减少光刻次数的半导体器件及其制造方法，用于解决现有技术存在的增加工序和成本的技术问题。

为实现上述目的，本发明提供了一种半导体器件的制造方法，包括以下步骤：

在衬底上形成多晶硅，并在多晶硅的侧面形成侧墙；

在衬底上淀积氧化物阻挡层；

通过N+和P+的两次光刻，分别刻蚀相应位置的氧化物阻挡层并注入形成N+和P+区域；

在N+和P+区域上方生长形成金属硅化物层。

可选的，在形成N+和P+区域后，先去掉胶层，衬底表面淀积金属层，并经第一温度退火，再刻蚀掉不需要的金属层，然后经第二温度退火，上述过程中，所述金属层与衬底表面的硅反应，从而在N+和P+区域上方形成金属硅化物层。

可选的，所述的第一温度为450～600摄氏度，所述的第二温度为750～900摄氏度。

可选的，在衬底中使用浅沟槽隔离结构、场氧或小场氧进行隔离。

本发明还提供一种半导体器件，由以下方法制成：

在衬底上形成多晶硅，并在多晶硅的侧面形成侧墙；

在衬底上淀积氧化物阻挡层；

通过N+和P+的两次光刻，分别刻蚀相应位置的氧化物阻挡层并注入形成N+和P+区域；

在N+和P+区域上方生长形成金属硅化物层。

可选的，在形成N+和P+区域后，先去掉胶层，衬底表面淀积金属层，并经第一温度退火，再刻蚀掉不需要的金属层，然后经第二温度退火，上述过程中，所述金属层与衬底表面的硅反应，从而在N+和P+区域上方形成金属硅化物层。