[发明专利]浅沟槽隔离结构、半导体结构及其制备方法

说明书

技术领域

本发明属于半导体制造技术领域，特别是涉及一种浅沟槽隔离结构、半导体结构及其制备方法。

背景技术

现在的CMOS芯片是在一块普通的硅衬底材料上集成数一百万计的有源器件(即PMOS与NMOS)。为了让器件之间不要互相影响，需要采用隔离技术将各有源器件相互隔离，其中，浅沟槽隔离(STI)即为常用的一种隔离技术。现有的浅沟槽隔离技术主要包括如下步骤：首先，在硅衬底上位于不同有源器件之间的区域刻蚀出沟槽；然后，在所述沟槽的侧壁及底部形成一层薄氧化层作为浅沟槽隔离衬垫(STI liner)；最后，再所述浅沟槽隔离衬垫的表面形成填满所述沟槽的隔离材料以形成浅沟槽隔离结构。所述浅沟槽隔离衬垫的作用主要是修复刻蚀造成的损伤。

在现有技术中，一般采用ISSG(原位蒸汽氧化反应)工艺形成一层薄氧化硅层作为所述浅沟槽隔离衬垫，在ISSG工艺中是通过对硅衬底氧化形成氧化硅层作为所述浅沟槽隔离衬垫，即在采用ISSG工艺形成所述浅沟槽隔离衬垫时会对有源区造成一部分消耗。在器件尺寸比较大的时候，对有源区的部分损耗并不会对器件的性能造成明显的不良影响，但随着工艺的进展，器件的尺寸越来越小，当器件尺寸越小时，有源区消耗的越多对器件的性能产生不良的影响会越明显。然而，现有的浅沟槽隔离衬垫为了实现其要达到的功能，所述浅沟槽隔离衬垫的厚度不能太薄，必须要满足所需的厚度，在现有的工艺条件下，这必然会导致有源区的消耗比较大，从而对器件的性能造成不良影响。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构、半导体结构及其制备方法，用于解决现有技术中采用ISSG工艺形成浅沟槽隔离衬垫会对有源区消耗比较大，从而对器件的性能造成不良影响的问题。

为实现上述目的及其它相关目的，本发明提供一种浅沟槽隔离结构的制备方法，所述浅沟槽隔离结构的制备方法包括如下步骤：

1)提供半导体衬底；

2)于所述半导体衬底内形成沟槽；

3)于所述沟槽内形成覆盖所述沟槽侧壁及底部的浅沟槽隔离衬垫，所述浅沟槽隔离衬垫包括覆盖所述沟槽侧壁及底部的第一氧化硅层及覆盖所述第一氧化硅层表面的氮掺杂氧化硅层；

4)于所述浅沟槽隔离衬垫表面填充隔离材料，以形成浅沟槽隔离结构，所述隔离材料填满所述沟槽。

作为本发明的一种优选方案，所述半导体衬底为硅衬底。

作为本发明的一种优选方案，步骤3)中，于所述沟槽内形成覆盖所述沟槽侧壁及底部的所述浅沟槽隔离衬垫包括如下步骤：

3-1)于所述沟槽内形成覆盖所述沟槽侧壁及底部的第二氧化硅层；

3-2)向所述第二氧化硅层内注入氮等离子体；

3-3)将步骤3-2)得到的结构置于氮氧混合气氛中进行退火处理，以在所述硅衬底与所述第二氧化硅层之间形成一层第一氧化硅层，并使得氮等离子体在所述第二氧化硅层内扩散以形成所述氮掺杂氧化硅层。

作为本发明的一种优选方案，步骤3-1)中，采用原位蒸汽氧化反应工艺于所述沟槽内形成覆盖所述沟槽侧壁及底部的所述第二氧化硅层。

作为本发明的一种优选方案，步骤3-2)中，采用去耦等离子体氮化工艺向所述第二氧化硅层内注入氮等离子体。

作为本发明的一种优选方案，步骤3-2)中，采用去耦等离子体氮化工艺向所述第二氧化硅层内注入氮等离子体的功率为0W～2500W。

作为本发明的一种优选方案，步骤3-3)中，氮氧混合气氛中，氧气的体积占氮氧混合气体总体积的1％～10％。

作为本发明的一种优选方案，步骤3-3)中，所述退火处理的温度为800℃～1350℃，所述退火处理的时间为5s～60s。

作为本发明的一种优选方案，所述沟槽为U形槽或倒梯形槽。

本发明还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括：

浅沟槽隔离衬垫，位于一半导体衬底的沟槽内；所述浅沟槽隔离衬垫包括氧化硅层及氮掺杂氧化硅层；其中，所述氧化硅层覆盖所述沟槽的侧壁及底部，所述氮掺杂氧化硅层覆盖所述氧化硅层的表面；

隔离材料，填充于所述浅沟槽隔离衬垫表面，且填满所述沟槽。

作为本发明的一种优选方案，所述浅沟槽隔离衬垫的截面形状为U形或倒梯形。

作为本发明的一种优选方案，所述隔离材料的上表面与所述浅沟槽隔离衬垫的顶部表面相平齐，且不低于所述半导体衬底的上表面。

本发明还提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：