[发明专利]一种移位寄存器及其驱动方法、栅极驱动电路

说明书

本发明实施例提供一种移位寄存器及其驱动方法、栅极驱动电路，其中，该移位寄存器包括：输入模块、输出模块、上拉模块、下拉模块、复位模块和下级输入控制模块；下级输入控制模块，用于向下一级移位寄存器的输入模块提供高电平信号；本发明提供的技术方案通过设置下级输入控制模块，向下一级移位寄存器的输入模块提供高电平信号，以控制输入模块的导通状态，避免了由于本级移位寄存器的负载过多导致的下一级移位寄存器的输入模块的导通速度减慢，能够使下一级的移位寄存器的输入不会被上一级移位寄存器的负载所影响，提高了整个GOA级联能力。

技术领域

本发明实施例涉及显示技术领域，尤指一种移位寄存器及其驱动方法、栅极驱动电路。

背景技术

随着显示技术的发展，高分辨率、窄边框的显示面板成为发展的趋势，为此出现了阵列基板栅极驱动(Gate Driver on Array，简称GOA)技术。GOA技术直接将显示面板的栅极驱动电路集成在阵列基板上，以代替外接驱动芯片，具有成本低、工序少、产能高等优点。

显示面板由垂直和水平阵列式像素矩阵组成，在显示过程中通过栅极驱动电路输出栅极扫描信号，逐行扫描访问各像素；栅极驱动电路用于产生像素的栅极扫描电压，每个GOA单元作为一个移位寄存器将扫描信号依次传递给下一GOA单元，逐行开启薄膜晶体管开关，完成像素单元的数据信号输入。

经发明人研究发现，下一GOA单元的输入会被上一GOA单元的负载影响，使得整个GOA级联能力变弱。

发明内容

为了解决上述技术问题，本发明实施例提供了一种移位寄存器及其驱动方法、栅极驱动电路，以解决由于下一GOA单元的输入会被上一GOA单元的负载影响，导致的整个GOA级联能力变弱的技术问题。

在一个方面，本发明实施例提供了一种移位寄存器，包括：输入模块、输出模块、上拉模块、下拉模块、复位模块和下级输入控制模块；

所述下级输入控制模块，用于向下一级移位寄存器的输入模块提供高电平信号；

所述输入模块，与信号输入端和第一节点连接，或者，与信号输入端、下级输入控制模块和第一节点连接；用于在信号输入端或下级输入控制模块的控制下，向第一节点提供信号输入端的信号；

所述输出模块，与第一时钟信号端、第一节点和信号输出端连接，用于在第一节点的控制下，向信号输出端提供第一时钟信号端的信号；

所述复位模块，与复位端、电源端、信号输出端和第一节点连接，用于在复位端的控制下，向第一节点和信号输出端提供电源端的信号；

所述上拉模块，与第二时钟信号端和第二节点连接，用于在第二时钟信号端的作用下，向第二节点提供第二时钟信号端的信号；

所述下拉模块，与第一节点、第二节点、电源端和信号输出端连接，用于在第二节点的控制下，向第一节点和信号输出端提供电源端的信号。

可选地，所述下级输入控制模块，与第一时钟信号端、第二时钟信号端、电源端、第一节点和第三节点连接，用于在第一时钟信号端的控制下，向第三节点提供高电平信号。

可选地，所述下级输入控制模块包括：上拉单元和下拉单元；

所述上拉单元，与第一时钟信号端、第一节点和第三节点连接，用于在第一时钟信号端的控制下，向第三节点提供第一节点的电位；

所述下拉单元，与第二时钟信号端、电源端和第三节点连接，用于在第二时钟信号端的控制下，向第三节点提供电源端的信号。

可选地，所述上拉单元包括：第十一晶体管；

所述第十一晶体管的栅极与第一时钟信号端连接，第一极与第一节点连接，第二极与第三节点连接。

可选地，所述下拉单元包括：第十二晶体管；