[发明专利]半导体装置及其制造方法

说明书

一种制造半导体装置的方法，包含：形成第一导电结构于第一介电层中；形成导电保护结构，耦接至第一导电结构的至少一部分；形成第二介电层于第一介电层上；形成贯孔，延伸通过第二介电层的至少一部分，以露出导电保护结构的一部分；清洁贯孔；以及以导电材料填充贯孔以形成贯孔结构。

技术领域

本揭露实施例是关于一种具有贯孔结构的半导体装置及其制造方法。

背景技术

由于先进技术进一步缩小半导体装置的物理尺寸，耦接至半导体装置的互连层(例如，金属化层)中的各别互连线(例如，金属化结构)的尺寸亦趋向缩小。

再者，为了在有限区域的晶圆上连接更多半导体装置，横跨各个互连层的互连线通过垂直导电贯孔结构以三维方式电性连接。

一般而言，贯孔结构通常通过在较下方的金属化结构(即导电结构)上沉积介电层而形成，凹陷并通过介电层以形成垂直沟槽或孔，亦称为贯孔，以便露出一部分较下方的金属化结构的顶部表面，然后用导电材料(例如，金属材料)重新填充贯孔。接着，贯孔结构可用以将较下方的金属化结构电性耦接至一个或多个较上方的金属化结构。如此，贯孔中的导电金属材料的电性连接路径可自较下方的金属化结构形成至较上方的金属化结构。

在用金属材料重新填充贯孔以形成贯孔结构之前，通常进行清洁处理以去除分布在贯孔上的残留物(例如，聚合物及/或光阻材料)，这些残留物可能是在形成贯孔之前，在形成贯孔时，或是在形成贯孔之后所引起。然而，这类通常基于酸溶液的清洁处理可能在较下方的导电结构中引起一个或多个底切。这种底切使得在随后的金属化过程期间，由于底切产生在金属化处理后仍然未能填充的空隙，贯孔相当难以完全被金属材料填充。沿着电性连接路径所形成的空隙可能引起各种问题，特别是当电流流过电性连接路径时。举例而言，由于存在空隙，电流流动的有效横截面面积可能会减小，其可能顺带增加相应的电流密度。此外，电流密度的不断增加又可能进一步增加空隙的尺寸，最终可能导致电性连接路径变成断路。

发明内容

本揭露实施例提供一种制造半导体装置的方法，包含：形成第一导电结构于第一介电层中；形成导电保护结构，耦接至第一导电结构的至少一部分；形成第二介电层于第一介电层上；形成贯孔，延伸通过第二介电层的至少一部分，以露出导电保护结构的一部分；清洁贯孔；以及以导电材料填充贯孔以形成贯孔结构。

附图说明

当与附图一起阅读时，自以下详细描述中可以最好地理解本揭露的各个方面。但须注意，各种特征未必按照比例绘制。事实上，为了使讨论更加清楚，可以任意地增加或减少各种特征的尺寸及几何形状。

图1说明依据一些实施例的形成半导体装置的示例性方法的流程图；

图2A，2B，2C，2D，2E，2F，2G，2H，2I及2J说明依据图1的一些实施例的示例性半导体装置的制造方法中各个制造阶段期间的剖面图；

图3说明依据一些实施例中图2J的示例性半导体装置的上视图。

具体实施方式

以下发明描述了用于实现标的物的不同特征的各种示例性实施例，并将描述元件及配置的具体示例以简化本揭露。当然，这些仅仅是示例，而不是限制性的。举例而言，当一元件被称为“连接”或“耦接”至另一元件时，它可以为直接连接或耦接至另一元件，又或是其中有一额外元件存在。