[发明专利]时间触发指令集、协处理器、及装置

说明书

技术领域

本发明属于实时系统的处理技术领域，具体地涉及一种时间触发指令集、协处理器、及装置。

背景技术

在实时系统中，通常需要在一段时间内或特定的时刻点响应事件。为了实现此点需求，实时系统常常依赖于作为整体的系统的确定性行为。基于时间触发机制构建的实时系统会使得并发任务的执行过程限制在确定的时间范围之内，支持静态分析系统的时间行为，具有非常好的可预测性，从而使得系统局部行为具有确定性。因此，在某些安全关键的实时系统应用中选用时间触发的方式，设计人员能预先安排可控的系统任务执行顺序，保证一次只处理一个事件，提高系统的可靠性并减轻CPU的负荷。

然而，时间触发的安全关键系统通常采用时钟中断的技术手段实现时间触发调度器，用于约束时间触发类型的任务的时序行为。这种方式虽然实现简单，但只能提供粗糙的时间精度支持任务的时序语义。在安全关键系统中，这种精度往往是不够的。

例如，任务T设定于t时刻被释放执行。时间触发调度器若要触发任务T执行，则要经历一下几个步骤：1)硬件时钟周期性产生时钟中断；2)系统保存被中断任务上下文；3)恢复操作系统上下文，进入时钟中断服务例程；4)执行时钟中断服务体例程，将系统时间加1个时间单位，并执行时间触发调度器，判断是否有新的任务需要在当前时刻需要被释放。若有，则释放该任务；若无，则继续执行；5)保存操作系统上下文，退出时钟中断服务体例程；6)若没有更高优先级的任务被触发执行，恢复被中断任务的上下文；若有，则恢复较高优先级任务的上下文。上述六个步骤，每次系统产生时钟中断时都必须被执行一次，以确保系统各个任务能在特定的时刻点被触发执行。由于这六个过程需要一定的CPU执行时间，且执行时间的多少还与调度策略相关，执行时间不容忽略。此类系统能够提供的最精确的时钟粒度必须大于这六个过程所需的CPU执行时间，这限制了系统的时钟精度。同时，任务T原本设置在t时刻释放时，但实际释放时间将可能在区间[t-ε,t+ε]浮动(ε为上述六个过程的最坏情况执行时间)，这使得任务的实际时序行为与设计期望偏差较大，具有不可预测性。

发明内容

针对上述存在的技术问题，本发明目的是：提供了一种时间触发指令集、协处理器、及装置。该协处理器以及指令集支持嵌入式系统中周期精确的定时操作，同时减少了系统定时操作的抖动时间。

本发明的技术方案是：

一种时间触发指令集，该指令集基于MIPS架构，包括所有专用于在特定时刻触发特定操作的指令，包括控制指令和数据传输指令；所述控制指令用于创建系统的时间触发活动，定时启动时间触发活动，以及定时终止时间触发活动，所述数据传输指令用于不同存储介质之间的定时数据传输。

优选的，所述控制指令包括，

TTC指令，用于创建时间触发活动；

TTS指令，用于设置时间触发活动的释放时间；

TTT指令，用于设置时间触发活动的强行终止时间；

TTD指令，用于限定一段代码的执行时间，该时间长度存放于指令；

TTDR指令，用于限定一段代码的执行时间，该时间长度存放于寄存器。

优选的，所述数据传输指令包括，

时间触发加载指令(TTL)，用于在指定时刻从存储器传输数据到寄存器；

时间触发存储指令(TTS)，用于在指定时刻从寄存器传输数据到存储器；

时间触发移动指令(TTMOV)，用于在指定时刻从寄存器中传输数据到寄存器。

优选的，所述时间触发加载指令(TTL)包括，

TTLH指令，用于在特定时刻从存储器读取半字的数据到寄存器；

及TTLW指令，用于在特定时刻从存储器读取一个字的数据到寄存器。

优选的，所述时间触发存储指令(TTS)包括，

TTSB指令，用于在特定时刻从存储器读取一个字节的数据到寄存器；

TTSH指令，用于在特定时刻从存储器读取半字的数据到寄存器；

TTSW指令，用于在特定时刻从存储器读取一个字的数据到寄存器。

本发明还公开了一种协处理器，所述协处理器具有时间触发指令集。

优选的，所述协处理器，包括：

控制流管理单元，用于控制时间触发活动的执行进度；

时间触发活动管理单元，用于创建时间触发活动，定时触发释放相应的时间触发活动，定时终止未完成的时间触发类活动；

数据传输管理单元，用于创建和管理定时传输数据的触发器；