[发明专利]电容阵列、逐次逼近型模数转换器以及电容阵列板

说明书

本发明公开一种用于模数转换器的电容阵列、逐次逼近型模数转换器以及电容阵列板。所述用于模数转换器的电容阵列包括控制逻辑产生电路、控制码逻辑转换电路、用于组成高低不同段位的第一子电容阵列和第二子电容阵列；本发明技术方案通过设第二电容单元的电容量设置均相等，以使所述第二子电容阵列中的第二电容单元也依次对应进行切换；因此无论第二二进制码在哪一位进行跳变，都不会造成大量第二电容单元一同切换，从而不会引起大的转换误差。进一步地，本发明技术方案采用采用分段电容阵列的设置方式，避免了全部使用第二子电容阵列所造成并联分支数量较多的问题。

技术领域

本发明涉及半导体集成电路领域，特别涉及一种电容阵列、逐次逼近型模数转换器以及电容阵列板。

背景技术

SAR ADC的全称是逐次逼近型模数转换器，是一种当前最为主流的低功耗模数转换器。SAR ADC其中的一个核心模块CDAC—数模转换器电容阵列；SAR ADC作为模拟模块和数字模块之间接口的关键部件，广泛应用于移动设备、无线传感器等设备中，由于设备的体积问题以及续航问题，要求模数转换器具有体积小，低功耗的特点，便于集成在各种设备的电路中。由于工艺的限制，CDAC的失配与误差反比于CDAC的面积，这会导致SAR ADC的转换精度和转换速度之间相互制约，这是限制SAR ADC性能的一个主要因素。特别是进入28nm工艺之后，这种失配和误差变得更加严重，工程师们需要花费较大的代价去降低它对ADC(模数转换器)性能的影响。

具体地，对于一个ADC来说，将一个模拟信号转换为数字信号分为4步完成：采样，保持，量化，编码。而量化这一步骤由ADC来完成。为方便理解，在此举例说明，例如一个数字码的LSB对应1mV大小的模拟信号，而0mV对应00000，即1mV对应00001，2mV对应00010，3mV对应00011，……16mV对应10000，31mV对应11111。如果横坐标是模拟信号XX mV，纵坐标是数字码YYYYY，将每个横纵坐标对应的点连起来，这条线就代表着线性度。

CDAC对SAR ADC的转换精度的影响主要通过以下方式体现：当CDAC的二进制控制码从0111111跳变到1000000或者是从0011111跳变到0100000时，这些情况下只是一个LSB(最低有效位)的变化，却会导致大量(2的N次方个，N取决于跳变的位)单位电容的切换，因此会在0111111跳变至1000000，X011111跳变至X100000，XX01111跳变至XX10000等类似的情况，会导致大量单位电容切换，(具体表现为0111111到1000000会导致127个单位电容切换，X011111到X1000000会导致63个单位电容切换)，而越多的单位电容切换则会导致引入更多的误差，导致转换过程产生非线性，从而造成转换误差，进而影响SAR ADC的转换精度。

对于CDAC的失配与误差当前主要的解决路径包括2种，一种是工程师根据自己的经验通过优秀的版图设计来降低整体的失配和误差，但这种办法本质上无法改变工艺误差对ADC转换精度的影响，因此效果不明显；另一种是通过数字后端校准，测量出失配和误差后，再经过数字后端将非线性校准回去，这种方法实现起来非常复杂，需要消耗大量的数字电路，同时测量的精度亦很难保证。

发明内容

本发明的主要目的是提出一种用于模数转换器的电容阵列、逐次逼近型模数转换器以及电容阵列板，旨在提高模数转换器的转换精度。

为实现上述目的，本发明提出的一种用于模数转换器的电容阵列，所述电容阵列包括控制逻辑产生电路、控制码逻辑转换电路、用于组成高低不同段位的第一子电容阵列和第二子电容阵列；

所述第一子电容阵列包括多个第一电容单元以及多个第一开关，多个第一电容单元按电容量及二进制加权方式由低位到高位依次设置，多个所述第一电容单元互为并联关系；每所述第一电容单元经一所述第一开关与所述控制逻辑产生电路连接；所述控制逻辑产生电路对应所述第一子电容阵列输出第一二进制码至所述第一开关，以控制所述第一开关的切换状态；