[发明专利]一种扫描GOA电路

说明书

本发明提供一种扫描GOA电路，其包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第一电容；第一薄膜晶体管的第一端接入反相时钟信号，第二端与第二薄膜晶体管的第一端连接，作为输出端；第三薄膜晶体管的栅极接入扫描启动信号，且第三薄膜晶体管的第一端与第二薄膜晶体管的栅极连接，第三薄膜晶体管的第二端与第二薄膜晶体管的第二端连接且接入高电平信号；第四薄膜晶体管的栅极和源极连接且接入扫描启动信号，漏极与第一薄膜晶体管的栅极连接；第一电容并联在与第一薄膜晶体管的栅极以及第一薄膜晶体管的第二端，第一端为源极，第二端为漏极，或者第一端为漏极，第二端为源极。本发明能够保证输出端正常输出信号。

技术领域

本发明涉及显示技术领域，尤其涉及一种扫描GOA电路。

背景技术

GOA(Gate Driver on Array，阵列基板行驱动)技术能让栅极驱动电路集成在显示面板上，这样可以省去提供栅极电位信号的IC(integrated circuit，集成电路)。对于柔性OLED显示器，由于需要补偿薄膜晶体管的阈值电压和mobility，因而需要更多栅极信号，这样，从外部IC提供栅极信号变得非常困难。同时GOA的稳定性对于显示面板来说也是十分重要。为了改善显示画质，各公司提出来多种GOA电路，图1为已公布的一种GOA电路，图2为CK(时钟信号)、XCK(反相时钟信号)、STV(扫描启动信号)的波形图，该GOA电路的运作过程如下：

阶段1：CK(时钟信号)为L(低电平)，XCK(反相时钟信号)为H(高电平)，STV(扫描启动信号)为L(低电平)，M3、M4、M5、M10、M11、M12打开，薄膜晶体管M1的栅极电压为L+Vth，Vth为M2的阈值电压，薄膜晶体管M3的栅极电压为L，因此M1、M3打开，M2的栅极电压为H，因此M2关闭。输出端OUT输出为XCK，为高电平。

阶段2：CK为H，XCK为L，STV为H，薄膜晶体管M10、M11、M12、M6、M7打开，M3、M4、M5、M8关闭。因为电容C1、C2的作用，M1和M2的栅极电压保持上一阶段电压状态。C1的一端与M1的栅极相连，另一端与VGH相连时，在阶段2时，输出端OUT应输出XCK信号，但由于M1的栅极电压为L+Vth，因此M1有打开不完全的风险，容易造成输出端OUT输出电压大于L，从而无法完整输出正常的XCK信号。并且在GOA级传过程中，一级GOA电路的输出端OUT输出不正常的波形信号，会导致后续的GOA电路无法输出波形，从而导致后续的GOA电路输出发生故障。同时，输出端OUT输出的信号从H变为L，会因为M2的寄生电容效应，导致M2的栅极电压被拉低，使得M2和M9被误打开，M2打开导致M2的输出端输出高电平信号VGH，从而造成输出端OUT输出错误；M9被打开，造成图1中PD处的电位被拉高，从而将M1关闭，导致输出端OUT的输出发生故障。

阶段3：CK为L，XCK为H，STV为H，M7、M8、M9、M12打开，使得M2的栅极电压为L+Vth，M1的栅极电压为H，则M2打开，M1关闭，OUT端输出VGH，为高电平。

将上述的GOA电路串联使用时，第1级GOA电路接入的STV信号如图2所示，下一级GOA电路中的M4的栅极与上一级GOA电路的输出端OUT连接。从图3a、3b上可以看出第1级GOA电路无法输出正确的SCAN(扫描信号)波形，因为在阶段2，PD点的电压无法被拉更低，使CK或者XCK信号波形无法完整输出。同时当M2的寄生电容较大时，会因为寄生电容效应使得PU点在阶段2时被拉低，M9打开，使得PD点电压被拉高，M1栅极电压过高，致使无法输出正常SCAN波形。

发明内容

为解决上述技术问题，本发明提供一种扫描GOA电路，能够保证其输出端正常输出信号，不发生故障。

本发明提供的一种扫描GOA电路，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第一电容；