[发明专利]移位寄存器单元、驱动装置、显示装置以及驱动方法

说明书

一种移位寄存器单元、驱动装置、显示装置以及驱动方法。该移位寄存器单元包括输入电路、第一上拉节点复位电路、输出电路、输出复位电路、下拉节点控制电路和上电初始化电路。上电初始化电路配置为响应于上电初始化信号对上拉节点进行复位。该移位寄存器单元可以避免上拉节点的电位发生漂移，从而可以有效避免由于上拉节点的电位漂移而造成的多次输出问题。

技术领域

本公开实施例涉及一种移位寄存器单元、驱动装置、显示装置以及驱动方法。

背景技术

在显示技术领域，例如液晶显示的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过贴附的集成驱动电路实现。近几年随着非晶硅薄膜工艺的不断提高，也可以将栅线驱动电路直接集成在薄膜晶体管阵列基板上构成GOA(Gatedriver On Array)来对栅线进行驱动。

例如，可以采用由多个级联的移位寄存器单元构成的GOA为像素阵列的多行栅线提供开关态电压信号，从而控制多行栅线依序打开，并由数据线向像素阵列中对应行的像素单元提供数据信号，以形成显示图像的各灰阶所需要的灰度电压，进而显示每一帧图像。

发明内容

本公开至少一实施例提供一种移位寄存器单元，包括输入电路、第一上拉节点复位电路、输出电路、输出复位电路、下拉节点控制电路和上电初始化电路。所述输入电路配置为响应于输入信号对上拉节点进行充电；所述第一上拉节点复位电路配置为在复位信号的控制下，对所述上拉节点进行复位；所述输出电路配置为在所述上拉节点的电平的控制下，将第一时钟信号输出至输出端；所述输出复位电路配置为在下拉节点的电平的控制下，对所述输出端进行复位；所述下拉节点控制电路配置为对所述下拉节点的电位进行控制；所述上电初始化电路配置为响应于上电初始化信号对所述上拉节点进行复位。

例如，在本公开一实施例提供的移位寄存器单元中，所述输入电路与输入端和所述上拉节点连接；所述第一上拉节点复位电路与复位端、第一电压端和所述上拉节点连接；所述输出电路与第一时钟信号端、输出端和所述上拉节点连接；所述输出复位电路与输出端、所述第一电压端和所述下拉节点连接；所述下拉节点控制电路与第二时钟信号端、所述第一电压端、所述输出端和所述下拉节点连接；所述上电初始化电路与初始化端、所述第一电压端和所述上拉节点连接。

例如，在本公开一实施例提供的移位寄存器单元中，所述下拉节点控制电路包括下拉节点充电电路和下拉节点复位电路。所述下拉节点充电电路与所述第二时钟信号端、所述第一电压端和所述下拉节点连接，配置为响应不同于所述第一时钟信号的第二时钟信号对所述下拉节点进行充电；所述下拉节点复位电路与所述输出端、所述第一电压端和所述下拉节点连接，配置在所述输出端的电平的控制下，对所述下拉节点进行复位。

例如，在本公开一实施例提供的移位寄存器单元中，所述下拉节点充电电路包括：第一晶体管，其栅极和第一极连接，且配置为和所述第二时钟信号端连接以接收所述第二时钟信号，第二极配置为和所述下拉节点连接以对所述下拉节点进行充电；第一电容，其第一极和所述下拉节点连接，第二极和所述第一电压端连接。

例如，在本公开一实施例提供的移位寄存器单元中，所述下拉节点充电电路包括：第一晶体管，其栅极配置为和所述第二时钟信号端连接以接收所述第二时钟信号，第一极配置为和第二电压端连接以接收第二电压，第二极配置为和所述下拉节点连接以对所述下拉节点进行充电；第一电容，其第一极和所述下拉节点连接，第二极和所述第一电压端连接。

例如，在本公开一实施例提供的移位寄存器单元中，所述下拉节点复位电路包括：第二晶体管，其栅极配置为和所述输出端连接以接受所述输出端的电平的控制，第一极配置为和所述下拉节点连接以对所述下拉节点进行复位，第二极配置为和所述第一电压端连接以接收第一电压。

例如，本公开一实施例提供的移位寄存器单元还包括第二上拉节点复位电路，所述第二上拉节点复位电路与所述第二时钟信号端、所述第一电压端和所述上拉节点连接，配置为响应所述第二时钟信号对所述上拉节点进行复位。