[发明专利]半导体存储装置及连续读出方法

说明书

本发明提供了半导体存储装置及连续读出方法，本发明的闪存100具有存储单元阵列110，选择存储单元阵列110的页且将选择页的数据在页缓冲器/感测电路180读出的页读出单元，及控制页的连续读出的控制单元150。控制单元150，在相关于连续读出结束的命令被输入的场合中使连续读出结束，且在相关于连续读出结束的命令没有被输入的场合中使连续读出继续执行，在连续读出继续执行中时，即使芯片选择信号CS被触发，可以没有页数据读出命令的输入而进行连续读出。

技术领域

本发明是有关于闪存等的半导体存储装置，特别是有关于对半导体存储装置的一页或多页的连续读出。

背景技术

相较于NOR型闪存，NAND型闪存能实现高积集度的存储单元阵列，因此适合储存影像数据及音乐数据等的大容量数据。另一方面，由于必须进行从存储单元阵列到页缓冲器的数据读出，相较于NOR型闪存，读出所需要的时间变长。

近年的闪存，搭载以少量端子寻求输入出数据的高速化的串列接口的情形也增加了。串列接口中，例如有需要8位的命令码及24位的地址的标准串行外设接口(SPI)。专利文件1揭示不须变更SPI的协议而扩张地址能力的串列闪存。

先前技术文件

专利文件

专利文件1特开2015-8021号公报

发明内容

发明要解决的问题

NOR型闪存能使用像是所谓的爆发模式(burst mode)进行数据的连续读出。图1A是表示此种闪存的连续读出动作的时序图。芯片选择信号CS成为低位准时，闪存成为活化(active)，例如与串列时脉的上升缘同步而从输入端子被输入读出命令和地址。闪存将地址自动地增加，依序将读出的数据与串列时脉的下降缘同步而从输出端子输出。芯片选择信号CS成为高位准时，闪存成为非选择(待命状态)，数据的连续读出被停止。

另一方面，为谋取与NOR型串列闪存的互换性，而在NAND型闪存中搭载串列接口已经被实用化。NAND型闪存和NOR型闪存不同，必须从存储单元阵列的页将数据暂时读出于页缓冲器/感测电路，而需要有为此目的的特有命令或指令。以下，将此特有命令称为“页数据读出命令”。因此，在于NAND型闪存中进行连续读出的场合中，输入页数据读出命令和开始读出的页地址，在相当于从存储单元阵列的页的数据读出期间的延迟(latency)之后，一定要输入用以使页缓冲器/感测电路所保持的数据输出的读出命令。

为了连续地执行数据的串列输入/串列输出，NAND型闪存具有数据暂存器(或快取暂存器)，以保持从页缓冲器/感测电路被转送的数据，通过页缓冲器/感测电路和数据暂存器构成2段的管线。于连续读出中，页自动地被增加，依序页数据被转送至页缓冲器/感测电路，这期间被保持在数据暂存器的数据同步于串列时脉而被串列输出至外部。

图1B是显示NAND型闪存的连续读出动作的时序图。芯片选择信号CS成为低位准时，从主机装置，8位的页数据读出命令(例如“13h”)和16位的页地址PA(用以选择区块及页的列地址)被输入，在相当于存储单元阵列的选择页的数据被转送至页缓冲器/感测电路的时间的延迟之后，用以连续读出的8位的读出命令和16位的地址(这是连续读出场合中空的虚拟地址)被输入。NAND型闪存通过此一连串的命令和地址的输入而成为连续读出模式，被输入的页地址PA自动地被增加，依序被读出的页数据与串列时脉同步而被串列输出至外部。在芯片选择信号CS是低位准的期间中，亦即连续读出模式的期间，闪存不须要页数据读出命令及页地址PA的输入。

芯片选择信号CS成为高(H)位准时，结束连续读出动作。在连续读出再开始的场合，芯片选择信号CS设定为低(L)位准，再次输入页数据读出命令“13h”及页地址PA，在一定的延迟之后，输入用于连续读出的读出命令及地址。如此，芯片选择信号CS被触发(toggled)时连续读出模式结束。