[发明专利]一种双外延超级势垒整流器

说明书

技术领域

本发明涉及功率半导体电力电子器件技术领域，具体是一种双外延超级势垒整流器。

背景技术

功率半导体整流器，广泛应用于功率转换器和电源中。常规超级势垒整流器，在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低导通压降、合理漏电水平、较稳定高温性能的整流器件，其在100V以下的应用中具有明显的竞争优势。

现有技术中的典型超级势垒整流器包括常规结构超级势垒整流器和肖特基接触超级势垒整流器。结构中由于寄生整流二极管的形成，其P-body之间存在较明显的JFET效应。

现有技术中提出的带有N型增强层的肖特基接触超级势垒整流器结构，能够消除部分JFET效应，但是，其高浓度薄层N区的形成工艺比较难以控制，并且由于增加了输出电容，其反向恢复时间明显增加。

发明内容

本发明的目的是解决现有技术中存在的问题，提供一种双外延超级势垒整流器。

为实现本发明目的而采用的技术方案是这样的，一种双外延超级势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第一导电类型第二外延层、第二导电类型体区、栅介质层、栅电极层、肖特基接触区和上电极层。

所述重掺杂第一导电类型衬底层覆盖于下电极层之上。

所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。

所述第一导电类型第二外延层覆盖于轻掺杂第一导电类型外延层之上；

所述第二导电类型体区覆盖于轻掺杂第一导电类型第二外延层之上的部分表面。

所述肖特基接触区覆盖于第二导电类型体区之上的部分表面。

所述栅介质层覆盖于第一导电类型第二外延层之上、第二导电类型体区之上的部分表面、肖特基接触区之上的部分表面；

所述栅电极层覆盖于栅介质层之上；

所述上电极层覆盖于栅电极层和肖特基接触区之上的部分表面。

一种双外延超级势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第一导电类型第二外延层、第二导电类型体区、重掺杂第二导电类型源区、重掺杂第一导电类型源区、栅介质层、栅电极层和上电极层。

所述重掺杂第一导电类型衬底层覆盖于下电极层之上。

所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。

所述第一导电类型第二外延层覆盖于轻掺杂第一导电类型外延层之上；

所述第二导电类型体区覆盖于第一导电类型第二外延层之上；

所述重掺杂第二导电类型源区和重掺杂第一导电类型源区均覆盖于第二导电类型体区之上的部分表面。

所述栅介质层覆盖于第一导电类型第二外延层之上的部分表面和第二导电类型体区之上的部分表面。

所述栅电极层覆盖于栅介质层之上。

所述上电极层覆盖于栅电极层、重掺杂第二导电类型源区之上，所述上电极层还覆盖于重掺杂第一导电类型源区之上的部分表面。

进一步，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。

进一步，所述第二导电类型体区由一个或多个重复的结构单元构成。所述第二导电类型体区位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。

进一步，所述栅介质层的材料包括二氧化硅材料或者氮氧化硅。所述栅电极层的材料包括掺杂多晶硅。

本发明的技术效果是毋庸置疑的，本发明具有以下优点：

本发明能减小超级势垒整流器的JFET效应，从而优化正向导电能力和反向漏电水平之间的折衷关系，并且获得较小的反向恢复时间。

附图说明

图1为本发明实施例的新器件1剖面结构示意图；

图2为本发明实施例的新器件2剖面结构示意图。

图中：下电极层10、重掺杂第一导电类型衬底层20、轻掺杂第一导电类型外延层30、第一导电类型第二外延层31、第二导电类型体区32、重掺杂第二导电类型源区33、重掺杂第一导电类型源区34、栅介质层41、栅电极层42、肖特基接触区43和上电极层50。

具体实施方式

下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。

实施例1：