[发明专利]SONOS存储器栅极结构的制造方法在审
申请号: | 201710847308.3 | 申请日: | 2017-09-19 |
公开(公告)号: | CN107833890A | 公开(公告)日: | 2018-03-23 |
发明(设计)人: | 邵国键;张可钢 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L27/11563 | 分类号: | H01L27/11563;H01L29/40;H01L29/423 |
代理公司: | 上海浦一知识产权代理有限公司31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | sonos 存储器 栅极 结构 制造 方法 | ||
技术领域
本发明涉及一种半导体集成电路的制造方法,特别是涉及一种SONOS存储器栅极结构的制造方法。
背景技术
可靠性作为半导体器件的一个重要指标,在器件的稳定、可靠运行中起着关键作用。SONOS存储器栅极结构的ONO层通常采用和多晶硅栅的侧面自对准的结构。而ONO层由于直接和存储器的信息的存储相关,故ONO层的形成工艺对器件的稳定和可靠运行尤为重要。如图1A至图1D所示,是现有SONOS存储器栅极结构的制造方法的各步骤中的结构示意图,现有SONOS存储器栅极结构的制造方法包括如下步骤:
步骤一、如图1A所示,在半导体衬底101表面依次形成ONO层102、多晶硅栅103和顶部氧化层104;所述ONO层102包括依次叠加于所述半导体衬底101表面的第一氧化层102a、第二氮化层102b和第三氧化层102c。较佳为,所述半导体衬底101为硅衬底。第一氧化层102a、所述第三氧化层102c和后续的顶部氧化层104和第一侧墙氧化层106都为氧化硅层。所述第二氮化层102b和后续的第二侧墙氮化层107都为氮化硅层。
步骤二、如图1A所示,光刻定义出栅极结构的形成区域,根据光刻定义依次对所述顶部氧化层104和所述多晶硅栅103进行刻蚀。刻蚀后所述栅极结构的形成区域外的所述顶部氧化层104和所述多晶硅栅103都被去除,所述栅极结构的形成区域的所述顶部氧化层104和所述多晶硅栅103保留。
之后,如图1B所示,接着进行所述ONO层102的刻蚀。通常,对所述ONO层102的刻蚀为干法刻蚀加湿法刻蚀,即对所述ONO层102的干法完成后进行一步湿法刻蚀。由于所述ONO层102的干法刻蚀工艺是直接和所述多晶硅栅103的侧面自对准,这样所述ONO层102不可避免的会在所述多晶硅栅103的边缘底部形成一定的横向凹陷即小切(undercut)如图1B中的虚线圈201所示。再者,干法刻蚀之后的湿法刻蚀会进一步的增加横向凹陷的范围,这会对器件的可靠性带来较大的问题。
步骤三、如图1C所示,依次沉积第一侧墙氧化层106和第二侧墙氮化层107。较佳为,在所述第一侧墙氧化层106和所述多晶硅栅103侧面之间还形成有对多晶硅进行氧化层形成的第四氧化层105。
步骤四、采用全面刻蚀工艺依次对所述第二侧墙氮化层107、所述第一侧墙氧化层106和所述ONO层102进行刻蚀,刻蚀后在所述多晶硅栅103侧面自对准形成由所述第一侧墙氧化层106和所述第二侧墙氮化层107叠加形成的侧墙结构。
由上可知,现有栅极结构的形成工艺例如95nm及以下的自对准SONOS平台下形成的产品,容易在多晶硅栅底部形成undercut,引起ONO缺陷。随后的湿法刻蚀容易通过ONO此缺陷进一步腐蚀ONO结构,造成可靠性的不稳定。
发明内容
本发明所要解决的技术问题是提供一种SONOS存储器栅极结构的制造方法,能提高栅极的ONO层的可靠性。
为解决上述技术问题,本发明提供的SONOS存储器栅极结构的制造方法包括如下步骤:
步骤一、在半导体衬底表面依次形成ONO层、多晶硅栅和顶部氧化层;所述ONO层包括依次叠加于所述半导体衬底表面的第一氧化层、第二氮化层和第三氧化层。
步骤二、光刻定义出栅极结构的形成区域,根据光刻定义依次对所述顶部氧化层和所述多晶硅栅进行刻蚀,刻蚀停止于所述ONO层表面,刻蚀后所述栅极结构的形成区域外的所述顶部氧化层和所述多晶硅栅都被去除,所述栅极结构的形成区域的所述顶部氧化层和所述多晶硅栅保留。
步骤三、依次沉积第一侧墙氧化层和第二侧墙氮化层。
步骤四、采用全面刻蚀工艺依次对所述第二侧墙氮化层、所述第一侧墙氧化层和所述ONO层进行刻蚀,刻蚀后在所述多晶硅栅侧面自对准形成由所述第一侧墙氧化层和所述第二侧墙氮化层叠加形成的侧墙结构,所述ONO层在刻蚀后也自对准位于所述多晶硅栅和所述侧墙结构的底部,形成由所述ONO层、所述多晶硅栅、所述顶部氧化层和所述侧墙结构组成的栅极结构;所述ONO层的边缘和所述侧墙结构的边缘对齐,防止所述ONO层的边缘凹陷到所述多晶硅栅的底部,从而提高器件的可靠性。
进一步的改进是,所述半导体衬底为硅衬底。
进一步的改进是,在所述第一侧墙氧化层和所述多晶硅栅侧面之间还形成有对多晶硅进行氧化层形成的第四氧化层。
进一步的改进是,第一氧化层、所述第三氧化层、所述顶部氧化层和所述第一侧墙氧化层都为氧化硅层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710847308.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:多指FET中的热管理
- 下一篇:半导体器件及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的