[发明专利]功率放大器和电子设备

说明书

本发明公开一种功率放大器及电子设备，本发明技术方案采用先参差调谐再功率合成这种两级功率放大器架构，此外，本发明把前级以及其输入匹配的驱动拆成级联的参差调谐，使其中央频率处在小于设计频道的频点1和大于设计频点的频点2，再把最后功率合成级调谐在设计频点。在先进的CMOS工艺节点(比如：65nm或以下)，集成该架构的放大器芯片，对比已知架构，用同样数量的变压器(面积一样)，带内信号质量和带外过滤效果会更好，可靠性更高；而由于其带内平坦性好，因此，此架构尤其适合载波聚合通讯场合。

技术领域

本发明涉及集成电路与电子设备技术领域，特别涉及一种功率放大器芯片和电子设备。

背景技术

现有技术中，集成功率放大器的射频芯片随着工艺节点的缩小，功率放大器设计也会变得困难；尤其是先进的工艺节点(比如：65nm或以下)，因为容忍电压摆幅、电流摆幅能力较差，在上面设计高功率功率放大器会面临挑战。

参考图1(D.Chowdhury,C.D.Hull,O.B.Degani,Y.Wang,and A.M.Niknejad,“Afully integrated dual-mode highly linear 2.4Ghz CMOS power amplifier”,IEEEJ.Solid-State Circuits,vol.43,no.3,pp.600-609,Mar.2009)和图2(Y.Tan,H,Xu.(2016)CMOS power amplifier design for wireless connectivity applications:ahighly linear WLAN power amplifier in advanced SoC CMOS,In RF and mm-wavePower Generation in Silicon(pp.61-pp.87).Elsevier Inc..DOI:10.1016/B978-0-12-408052-2.00008-6)，为现有技术中常用的两种构架的放大器，图1中，1表示输入变压器，2表示中间级功率拆分器，3表示输出级2(跟第一级一样)，4表示功率合并器；图2中，5表示输入功率拆分器，6表示中间级匹配，7表示输出级功率合并器；从图1和图2中可知，现有构架中电感的使用比较多，使用面积大，成本高且调谐带宽比较小。

在先进的CMOS工艺节点(比如：65nm或以下)，参差调谐射频技术配合功率合成技术，会使得功率放大器达到较优的性能以及较低的面积成本。

理论上，若n个带宽相同的单调谐放大器调谐在同一个频点，有：

其中，r表示带宽缩小率，它被定义为Δf_system级联之后的带宽(Hz)与Δf_single单级的带宽(Hz)之比；n表示级联的个数；

令每级增益相等，我们可以看到系统增益、系统带宽的限制条件

其中，A_system是级联后系统的增益；f_t是跃迁频率，与偏置情况和系统属性有关，

变压器共振时，如图1和图2中的2级功率放大器、输入匹配、中间匹配和输出匹配都调谐在同一频点时，增益、频带选择性、带内群延时、增益平缓度、系统效率这些指标是高度耦合的，依据工艺及偏置条件不同，跃迁频率不一样，设计空间也会变得狭窄，需要复杂的折中，往往我们为了效率，去优化增益分配及偏置条件，在带宽上便会受到严重的限制。

发明内容

本发明的主要目的是提出一种功率放大器，旨在确保信号在带宽内增益、实现群延时平坦提高信号质量、减少使用面积、增加可靠性和效率。

为实现上述目的，本发明提出一种功率放大器，包括参差调谐电路和包含两个伪差分对放大器的功率合成电路，其中，所述的参差调谐电路的输出端连接功率合成电路的输入端；