[发明专利]一种具有高输入电容的阴极短路栅控晶闸管

说明书

本发明属于功率半导体技术领域，特别涉及一种具有高输入电容的阴极短路栅控晶闸管。本发明中的一种具有高输入电容的阴极短路栅控晶闸管结构，通过元胞内部引入额外的多晶硅栅极结构，进而增大器件的输入电容。本发明的有益效果为，不显著影响器件导通特性的情况下提高了阴极短路栅控晶闸管的输入电容，使脉冲放电过程中器件输入电容上的电势差减小，进而有利于避免栅介质击穿，提高器件在脉冲应用情况下的鲁棒性。

技术领域

本发明属于功率半导体技术领域，特别涉及一种具有高输入电容的阴极短路栅控晶闸管。

背景技术

在脉冲功率领域，常常利用电容储能或电感储能方式并结合功率半导体开关器件产生瞬态电流或电压脉冲信号。对于脉冲电流信号，往往要求具有高的上升沿di/dt和峰值电流。为此，一方面需要对外部放电电容、回路电感以及电容充电电压进行合理配置，另一方面则需要对功率半导体器件进行优化设计，以保证器件本身能满足脉冲应用情况的要求。

理论分析表明，当回路电感值、放电电容的容值和预充电压值等外部电路参数一定时，开关器件的导通电阻越小则脉冲放电过程中上升沿di/dt和峰值电流会越大。(ChenW,Sun R,et al.A behavioral model for MCT surge current analysis in pulsedischarge[J].Solid-State Electronics,2014,99:31-37.)为了减小器件的导通电阻，一种阴极短路栅控晶闸管(Cathode-Short MOS-Controlled Thyristor—CS-MCT)被提出(Chen W,et al.Experimentally demonstrate a cathode short MOS-controlledthyristor(CS-MCT)for single or repetitive pulse applications[C].ISPSD 2016,2016:311-314.)，由于该结构中的晶闸管能在较小的导通电流下被触发，导致该器件能在较大电流范围内具有较小导通电阻，因而非常适用于电容放电应用。然而在高di/dt情况下，由器件阴极到地的寄生电感上会产生极大的瞬时感应电压，导致器件的输入电容两端出现很大的电势差，进而使器件栅介质层发生不可恢复击穿，最终导致脉冲放电系统发生失效。(Liu C,Chen W,et al.Transient overvoltage induced failure of MOS-controlled thyristor under ultra-high di/dt condition[C].ISPSD 2017:139-142.)。

发明内容

本发明的目的，就是避免原有阴极短路栅控晶闸管在脉冲应用条件出现因栅介质击穿而发生失效的问题。

本发明的技术方案：一种具有高输入电容的阴极短路栅控晶闸管，如图2所示，其元胞结构包括从下至上依次层叠设置的阳极9、阳极P+区5、N漂移区4和阴极8；所述N漂移区4上层具有以元胞垂直中线呈对称分布的2个P阱区2，所述P阱区2上层具有N阱区1，所述N阱区1上层具有阴极P+区3，且阴极P+区3位于远离另一个P阱区的一侧；在元胞两端及中部的阴极8与N漂移区4之间具有栅极7，且所述栅极7通过介质层6与阴极8以及N漂移区4隔离；所述P阱区2和N阱区1两端的上表面位于栅极7下方，所述阴极P+区3的一部分位于栅极7下方，另一部分与阴极8接触。

进一步的，所述位于元胞中部的栅极7，在沿器件同时垂直于水平面和垂直面的第三维方向，其中部的一段部分被阴极8隔离为以元胞垂直中线呈对称分布的两部分，且该两部分栅极7下方具有P型注入区，该P型注入区用于连接两侧分离的P阱区2并将其短接到阴极8。

本发明的有益效果为，与现有技术相比,可以在不显著影响器件导通特性的情况下有效避免器件在脉冲放电过程中因栅介质发生击穿而失效，提升了器件在脉冲应用条件下的鲁棒性。

附图说明

图1是现有的阴极短路栅控晶闸管的三维结构示意图；