[发明专利]一种数字码流控制修调电路

说明书

本发明公开了一种数字码流控制修调电路,其特征在于包括数字控制信号产生电路、模拟修调电路、模拟信号观测电路和自动修调模块，所述模拟修调电路与数字控制信号产生电路相连接，所述模拟修调电路根据数字控制信号产生电路输出的数字码流信号修调控制输出的模拟信号，所述模拟信号观测电路用于所述检测模拟修调电路输出的模拟信号，自动修调模块根据所述模拟信号观测电路的输入计算修调量，所述数字控制信号产生电路根据输入的修调量产生数字码流信号。通过通过数字码流的控制方式，相比传统模拟修调电路，这种方式可以以更小的电路面积，实现同样的设计精度，同时，由于采样数字实现，verilog代码可兼容任何半导体工艺。

技术领域

本发明涉及数模混合集成电路技术，特别涉及一种数字码流控制修调电路。

背景技术

随着半导体工艺的飞速发展，市场需求的不断进步，芯片集成化程度越来越高。虽然模拟集成电路对工艺缩小的需求并不迫切，但同时涉及模拟数字设计的SOC芯片使得这些模拟电路也必须同时提升工艺。

与只关注离散信号的数字电路设计不同，模拟电路关注的是连续信号，对器件参数，工艺参数，工艺一致性的敏感度较高。然而，不断缩小的器件尺寸必然导致增大工艺离散度，相比之下，这对模拟电路达到设计指标增加了难度。有鉴于此，模拟电路在设计中会留有设计裕量，通过模拟开关控制关断，在芯片制造完成后通过测试输出波形，通过外部ATE设备寻找最佳档位，同时通过熔丝烧写固定该值。

然而，由于模拟电路设计需针对每个器件不停调试与迭代，设计一块修调电路耗费时间，同时，为了提升修调精度与范围，会占用大量芯片面积。且针对不同模拟量如电压电流和不同工艺，都必须重新设计和仿真，使得工作重复进行。

发明内容

针对以上缺陷，本发明目的是如何降低修调电路在芯片设计中占用的面积，同时如何提升修调精度和调整范围。

为了解决以上问题本发明提出了一种数字码流控制修调电路,其特征在于包括数字控制信号产生电路、模拟修调电路、模拟信号观测电路和自动修调模块，所述模拟修调电路与数字控制信号产生电路相连接，所述模拟修调电路根据数字控制信号产生电路输出的数字码流信号修调控制输出的模拟信号，所述模拟信号观测电路用于所述检测模拟修调电路输出的模拟信号，自动修调模块根据所述模拟信号观测电路的输入计算修调量，所述数字控制信号产生电路根据输入的修调量产生数字码流信号。

所述的数字码流控制修调电路，其特征在于所述模拟修调电路包括最大模拟修调输出支路和最小模拟输出支路，最大模拟修调输出支路和最小模拟输出支路通过二选一开关与待修调电路连接，通过控制二选一开关选定最大模拟修调输出支路或最小模拟输出支路对待修调电路进行修调；所述二选一开关的选通控制信号为数字控制信号产生电路的数字码流信号，通过调整数字码流控制信号中信号0与信号1的比例控制二选一开关选择最大模拟修调输出支路和最小模拟输出支路的导通时间比例。

所述的数字码流控制修调电路，其特征在于还包括滤波电路，所述滤波电路接在所述模拟修调电路的输出端上。

所述的数字码流控制修调电路，其特征在于数字控制信号产生电路为数字滤波器。

所述的数字码流控制修调电路，其特征在于所述数字滤波器采用加法器和数字比较器进行实现，所述加法器包括外部时钟、加法输入和减法输入，所述加法器的输出端与数字比较器的一个输入端相连，数字比较器的另一输入端接固定比较值。

所述的数字码流控制修调电路，其特征在于所述数字滤波器还可以采用数据FIFO或移位寄存器替代加法器实现。

本发明通过通过数字码流的控制方式，相比传统模拟修调电路，这种方式可以以更小的电路面积，实现同样的设计精度，同时，由于采样数字实现，verilog代码可兼容任何半导体工艺。

附图说明

图1是传统修调电路与数字码流控制修调对比示意图；