[发明专利]一种阶梯高K介质层元素纵向双扩散金属氧化物半导体场效应管

说明书

本发明提出了一种阶梯高K介质层元素半导体纵向双扩散金属氧化物半导体场效应管(VDMOS)，该器件主要是在器件漂移区两侧形成阶梯的高介电常数(High K)介质层，High k介质层阶梯下方为低介电常数的介质层。器件关断时High K介质层通过电场调制辅助耗尽漂移区，大幅度提高了器件漂移区的耗尽能力使得器件的漂移区掺杂浓度增加，导通电阻降低。分区优化的阶梯状高K介质层能在漂移区引起新的电场峰，进一步优化了漂移区的电场分布。结合以上优势，在相同漂移区长度的情况下，本发明具有更高的耐压和更低的导通损耗。

技术领域

本发明涉及半导体器件领域，特别是涉及一种沟槽(Trench)型的纵向双扩散金属氧化物半导体场效应管。

背景技术

功率半导体器件是电力电子技术中最核心的部件，在消费电子、汽车电子、通讯、运输、工业生产以及新能源等领域的广泛应用。功率半导体器件是绿色低功耗节能环保的核心器件。然而在功率器件高压应用领域内，随着器件击穿电压的升高，功率VDMOS外延层厚度不断增加，漂移区掺杂浓度逐渐降低，导致器件的导通电阻会随着器件击穿电压的2.5次急剧增加，使得器件的导通损耗增大。1991年，陈星弼教授独立提出了复合缓冲层(Composite Buffer，CB)结构，也就是超结耐压层，成功地打破了传统耐压层的“硅极限”。

为了解决超结耐压层容易受电荷不平衡的影响，2007年，陈星弼教授提出了利用高K绝缘介质的耐压层(高K耐压层)。然而，在相同的比导通电阻下，超结耐压层器件的击穿电压比该高K绝缘介质耐压层器件稍高。因此，该方案目前并没有体现出优势。常规的改进方案主要是对漂移区掺杂浓度进行横向分区优化来提高器件的性能。

发明内容

本发明提出了一种阶梯高K介质层元素纵向双扩散金属氧化物半导体场效应管(VDMOS)，旨在进一步优化VDMOS器件击穿电压与比导通电阻的矛盾关系。

本发明的技术方案如下：

该阶梯高K介质层元素纵向双扩散金属氧化物半导体场效应管(VDMOS)，包括：

半导体材料的衬底，兼作漏区；

在衬底上外延生长形成的漂移区；

在所述漂移区上表面掺杂形成的左、右两处基区；在左、右两处基区之间刻蚀有沟槽；

在基区的内侧上部掺杂形成的源区；

对应于基区以及源区的整体、在基区的外侧掺杂形成的沟道衬底接触；

在所述源区和沟道衬底接触整体的上表面形成的源极；

在所述漏区下表面形成的漏极；

其特殊之处在于：

所述衬底材料是元素半导体材料；左、右两处基区之间的沟槽沿纵向达到漂移区顶部，沟槽内表面形成栅绝缘层，在栅绝缘层表面对应于基区和源区形成栅极；

在漂移区的两侧、对应于沟道衬底接触下方区域填充有阶梯型High K介质，两端分别连接器件的沟道衬底接触和漏区；阶梯型High K介质整体与漂移区纵向等高，相应的High K介质分区的厚度自上而下依次递减。

基于以上方案，本发明还进一步作了如下优化：

High K介质材料的相对介电常数是100～2000。

阶梯型High K介质的分区数(即“阶梯”数)为2～5。

阶梯型High K介质的厚度根据器件击穿电压要求确定，典型值范围是0.2～5μm。

阶梯型High K介质各分区相应的外侧凹陷由低介电常数材料填充，所述低介电常数材料的相对介电常数是1～5。