[发明专利]FPGA程序在线更新电路

权利要求书

1.一种FPGA程序在线更新电路，包括：电连接在综合化系统与FLASH芯片之间的现场可编程门阵列FPGA和模块支持单元MSU，其中，MSU包含可编程逻辑PL和处理器系统PS，PL内置PSPLIF总线读写器、FLASH块选择器和FPGA程序加载控制器，FLASH块包含FPGA程序在线更新程序所在的块，FPGA程序在线更新程序包含包收发器、包解析器和包烧写器，其特征在于：包收发器通过数据总线接入综合化系统，包烧写器通过BPI连接FLASH；当数据总线有FPGA程序数据包到达包收发器时，包收发器将数据包输出到包解析器进行解析，将包解析器输出的包传输结果或将包烧写器输出的包烧写结果传输到综合化系统；当包收发器输出的数据包到达包解析器时，包解析器检查包的完整性和有效性，将提取出完整有效包数据的待烧写地址、待烧写长度和待烧写数据输出到包烧写器；当包解析器输出待烧写地址、待烧写长度和待烧写数据到达包烧写器时，包烧写器将长度为待烧写长度的待烧写数据通过BPI写入FLASH的待烧写地址中，校验烧写结果，输出烧写结果到包收发器。

2.如权利要求1所述的FPGA程序在线更新电路，其特征在于：处理器系统PS一端通过控制总线接入综合化系统，另一端通过PSPLIF连接PSPLIF总线读写器；FPGA一端通过数据总线接入综合化系统，另一端通过FPGA并行加载接口BPI连接FLASH。

3.如权利要求1所述的FPGA程序在线更新电路，其特征在于：PSPLIF总线读写器通过处理器系统PS的PSPLIF总线相连处理器系统PS；FLASH块选择器通过n地址控制线连接FLASH高n位地址管脚；FPGA程序加载控制器分别通过一根输出离散线和两根输入离散线连接FPGA的PROG管脚、INIT管脚和DONE管脚。

4.如权利要求1所述的FPGA程序在线更新电路，其特征在于：PSPLIF总线读写器收到PS的访问信号后，设置FLASH块选择器的FLASH块号，FLASH块选择器通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平，以选中对应块号的FLASH块为当前有效块，或者接收到PS的访问信号后，将FPGA程序加载控制器的值设为1；FPGA程序加载控制器将通过输出离散线控制FPGA的PROG管脚，启动FPGA自加载流程。

5.如权利要求1所述的FPGA程序在线更新电路，其特征在于：FLASH块选择器接收到PSPLIF总线控制器设置的块号后，通过n根地址控制线将FLASH高n位地址线设置成对应的高低电平，以选中对应块号的FLASH块为当前有效块。

6.一种采用权利要求1所述在线更新电路的FPGA程序在线更新方法，其特征在于包括如下步骤：PS接收加载FPGA程序在线更新程序的动态加载指令，将FPGA程序在线更新程序所在块的默认块号写入FLASH块选择器，选择默认块为当前有效块；PS通过PSPLIF总线读写器向FPGA程序加载控制器写入1，FPGA程序加载控制器通过控制FPGA的PROG管脚启动FPGA加载流程，加载FLASH默认块中FPGA程序，通过判断FPGA的DONE信号确认FPGA程序在线更新程序加载成功；PS上报FPGA程序在线更新程序加载成功，接收待烧写FLASH块号，通过PSPLIF总线读写器将待烧写FLASH块号写入FLASH块选择器，选择待烧写FLASH块为当前有效块，上报模块做好了FPGA在线更新准备；FPGA的包收发器接收在线更新数据包，将包输出到包解析器，包解析器检查包的完整性和有效性确定传输结果并输出传输结果到包收发器，如果完整有效，提取出待烧写地址、待烧写长度和待烧写数据输出到包烧写器；包收发器发送传输结果，包烧写器将长度为待烧写长度的待烧写数据通过BPI写入FLASH的待烧写地址中，校验烧写结果，输出烧写结果到包收发器发送烧写结果。

7.如权利要求6所述的FPGA程序在线更新方法，其特征在于：解析器根据检查包的结果，判断包是否完整有效，否，上报FPGA程序在线更新程序加载失败，返回包收发器接收在线更新数据包并输出到包解析器，是，上报FPGA程序在线更新程序加载成功，接收待烧写FLASH块号，通过PSPLIF总线读写器将待烧写FLASH块号写入FLASH块选择器，选择待烧写FLASH块为当前有效块。