[发明专利]一种高线性低电压相位内插电路

说明书

一种高线性低电压相位内插电路，包括：状态机、偏置生成单元、电流舵数模转换器、电流电压转换模块、主复用器、副电流舵数模转换器、副电流电压转换模块、副复用器，以及乘法器。状态机，其输出控制码控制电流舵数模转换器、副电流舵数模转换器输出差分控制电流；偏置生成单元，其向电流舵数模转换器、副电流舵数模转换器和乘法器提供偏置电流；电流电压转换模块、副电流电压转换模块分别将差分控制电流转化为控制电压；主复用器、副复用器，分别接受控制码的控制，对控制电压进行选择；乘法器，其根据控制电压以及锁相环输出的时钟信号，输出相位内插电路时钟信号。本发明能够提高相位内插电路的线性度，以及消除高次谐波引入的非线性。

技术领域

本发明涉及一种串行、解串器，特别是涉及一种串行、解串器接收端时钟数据恢复中的相位内插电路。

背景技术

在串行信号通信中，随着传输信号速率的不断提高，对SERDES(SERializer/DESerializer；串行、解串器)接收端时钟数据恢复(Clock and Data Recovery，CDR)电路提出更高的设计要求。其中，结合多相位时钟输出的锁相环(Phase Locked Loop，PLL)与相位内插电路(Phase Interpolator，PI)的双环(Dual Loop)结构时钟数据恢复(CDR)电路越来越多的被采用。

其中，相位内插电路(PI)的设计原理，是基于相位处于正交信号之间的任意一个分量，可以近似由正交信号的线性组合表示。图1为现有技术中相位内插电路原理示意图，如图1所示，

X_I＝Asin(ωt)，

X_Q＝Asin(ωt-π/2)＝-Acos(ωt)，Y＝Asin(ωt-θ)＝Asinωt*cosθ-Acosωt*sinθ＝X_Icosθ+X_Qsinθ＝αX_I+βX_Q，

其中α＝cosθ，β＝sinθ，α²+β²＝1。一般设计中满足α+β＝1即可。

图2为传统的相位内插电路结构图，如图2所示，在传统相位内插电路中，由锁相环(PLL)输出的多相位时钟信号clkIp/clkIn和clkQp/clkQn被输入到MOS管M3/M4/M5/M6的栅极，由数字模拟转换器(Digital to Analog Converter，DAC)输出的差分电流通过输入代码(code)的控制分别进入不同的差分对，完成相位插值功能。其中，由输入时钟控制的MOS管M3/M4/M5/M6功能可以由符号函数(sign function，sgn)近似，符号函数的傅里叶变换表达式为：

符号函数的傅里叶展开式包含输入时钟信号的三次、五次等谐波分量。输出信号Y＝αXI+βXQ＝α*sgn(Asin(ωt))+β*sgn(Asin(ωt-π/2))，包含了输入时钟的高次谐波分量，在输出端引入非线性，影响相位内插电路的线性度。

由于传统相位内插电路结构的层叠器件比较多，导致MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor；金属-氧化物-半导体场效晶体管)电压裕度不足，不适合低电源电压的应用。此外，传统相位内插电路负载的结构选择面临线性度和电压裕度的折中。若采用电阻负载，由于片上电阻精度不够引入失配，进而恶化线性度。若采用二极管连接的MOSFET作为负载，虽然可以解决失配问题，但是需要至少消耗一个阈值电压的电压裕度，不适合低电源电压的应用。

发明内容