[发明专利]多路异步信息的传输控制装置及方法

说明书

一种多路异步信息的传输控制装置，包括：数据整合器，与内存模块和处理器接口连接，包括至少两个乒乓操作模块，该数据整合器用于接收外界输出的多路异步信息并进行整合，得到一路整合信息，异步信息包括异步数据和异步控制信号，整合信息包括整合数据和同步控制信号；内存模块，用于根据同步控制信号，读和/或写整合数据；处理器接口，与数据整合器、内存模块和外界的处理器相连，用于获取数据整合器输出的整合信息以及获取内存模块中已写入的整合数据。本发明还提供了一种对应的方法。本发明适用于流水线式算法，实现异步信息的无缝缓冲和处理，还可以节省缓冲空间，达到低速模块处理高速数据流的效果。

技术领域

本发明涉及通信领域，尤其涉及一种多路异步信息的传输控制装置及方法。

背景技术

随着大数据时代的到来以及人们对于生活中各类信息需求的不断增大，数据采集在生活、教育、科研等方面得到了越来越广泛的应用。随着技术的发展，得到的数据精细度逐渐增大的同时，未经压缩的数据量也越来越庞大，这对于数据接口的控制速度以及传输速度提出了一个越来越高的要求，在单路数据接口无法满足速度传输要求的情况下，一般人们会采用多路数据接口来完成。

在现有技术中，通常用下述方式进行数据传输及其控制。首先以外部时钟频率将上位机端的数据以固定字节的方式写入FPGA的SRAM中，之后以系统内部时钟频率将数据传给处理器进行处理。

采用上述方法，具有下述缺点：系统内部在将数据读取到处理器中时需要等待上位机端对SRAM写入完成之后才能进行，因此存在较长的等待期，从而速度缓慢；进入的数据直接传输给处理器，使得处理器只能处理当前进入数据，而对之前数据没有保存；同时系统流程过于简单，很难满足较复杂系统对于数据流控制的要求。

发明内容

(一)要解决的技术问题

本发明的目的在于提供一种多路异步信息的传输控制装置及方法，以解决上述的至少一项技术问题。

(二)技术方案

本发明提供了一种多路异步信息的传输控制装置，包括数据整合器、内存模块和处理器接口，其中，

数据整合器，与内存模块和处理器接口连接，包括至少两个乒乓操作模块，该数据整合器用于接收外界输出的多路异步信息并进行整合，得到一路整合信息，所述异步信息包括异步数据和异步控制信号，所述整合信息包括整合数据和同步控制信号，乒乓操作模块的数目与多路异步信息的数目一致；

内存模块，用于根据所述同步控制信号，读和/或写整合数据；

处理器接口，与数据整合器、内存模块和外界的处理器相连，用于获取数据整合器输出的整合信息以及获取内存模块中已写入的整合数据。

在本发明的一些实施例中，所述乒乓操作模块包括：输入数据选择器、输出数据选择器和至少两个先入先出阵列，其中，输入数据选择器，用于选择一先入先出阵列进行多路异步数据中一路异步数据的缓存；输出数据选择器，用于在输入数据选择器中缓存一路异步数据的同时，选择除去该一先入先出阵列的其余先入先出阵列，读取其中已缓存的异步数据，并将读取到的异步数据进行同步处理和拼接，得到一路整合数据。

在本发明的一些实施例中，所述数据整合器还包括：控制信号同步单元，包括与所述乒乓操作模块数目一致的寄存器，该寄存器记录对应的多路的异步控制信号，当各寄存器都处于记录状态时，输出一路同步控制信号并将各寄存器中的记录状态删除。

在本发明的一些实施例中，所述同步控制信号包括：行同步信号、起始同步信号、行计数信号、帧计数信号、结束信号、写控制电平信号、写开始信号、写初始地址、写入长度、读控制电平信号、读开始信号、读初始地址以及读取长度。

在本发明的一些实施例中，所述内存模块包括：信号控制器，与数据整合器相连，用于获取所述整合信息；读写控制器，根据整合信息中的同步控制信号，对内存进行读和/或写整合数据。