[发明专利]一种可扩展的可重构多核处理器连接方法在审
| 申请号： | 201710826828.6 | 申请日： | 2017-09-14 |
| 公开（公告）号： | CN107807901A | 公开（公告）日： | 2018-03-16 |
| 发明（设计）人： | 胡威;沈欢;蔡熙隆;郭宏;蒋旻;张凯;刘小明;刘俊;王磊;贺娟娟 | 申请（专利权）人： | 武汉科技大学 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 杭州宇信知识产权代理事务所(普通合伙)33231 | 代理人： | 张宇娟 |
| 地址： | 430081 *** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 扩展 可重构 多核 处理器 连接 方法 | ||
【权利要求书】：
1.一种可扩展的可重构多核处理器连接方法，其特征在于，包括步骤如下：
S1、建立可重构片上资源阵列：即在具有可重构资源的芯片上按照行和列排列可编程逻辑块，并在相邻可编程逻辑块之间、最后一行可编程逻辑块的下方以及最后一列可编程逻辑块的右方留出布线空间；
S2、建立可重构多核的片上网络：即在步骤S1所述的布线空间内进行布线；
S3、在片上网络的连线交叉处配置片上路由器：即在每两根连线交叉的位置配置一个片上路由器，片上路由器的数量与可编程逻辑块的数量相等；
S4、将可编程逻辑块连接到片上路由器上：即逐个将对应位置的可编程逻辑块与片上路由器连接。
2.根据权利要求1所述的连接方法，其特征在于，所述步骤S1中，设具有可重构资源的芯片为芯片C，设具有可重构资源的芯片上共有（m+1）行、（n+1）列可编程逻辑块，设布线空间的宽度为lC，即共有（m+1）*（n+1）个可编程逻辑块。
3.根据权利要求2所述的连接方法，其特征在于，所述步骤S3中，片上路由器包括（m+1）行、（n+1）列，即共有（m+1）*（n+1）个片上路由器。
4.根据权利要求1所述的连接方法，其特征在于，所述步骤S4中，每个可编程逻辑块与其右下方位置的片上路由器连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉科技大学，未经武汉科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710826828.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：信息采集方法及终端设备
- 下一篇：一种多模型自校准秩滤波方法
