[发明专利]数据处理系统在审
| 申请号： | 201710824587.1 | 申请日： | 2013-02-05 |
| 公开（公告）号： | CN107612548A | 公开（公告）日： | 2018-01-19 |
| 发明（设计）人： | 川上史树;矢田直树;纲川裕之 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所11038 | 代理人： | 肖靖 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 数据处理系统 | ||
1.一种数据处理系统，包括：
第1模拟端口，适于接收第1模拟信号和第2模拟信号；
第2模拟端口，适于接收第3模拟信号；
第1寄存器，存储用于第1模拟端口的第1延迟信息和用于第2模拟端口的第2延迟信息；
第2寄存器，存储指针信息以选择所述第1模拟端口和第2模拟端口中的一个；以及
A/D变换部，在基于与选择出的模拟端口对应的延迟信息的值的延迟之后将选择出的模拟端口的值变换为数字值，
其中，所述第1延迟信息包括第1延迟值，所述第2延迟信息包括第2延迟值，所述第1延迟值大于所述第2延迟值。
2.根据权利要求1所述的数字处理系统，其中所述第2延迟值为0。
3.根据权利要求1所述的数字处理系统，还包括选择器，该选择器选择所述第1模拟端口和所述第2模拟端口中的一个。
4.根据权利要求1所述的数字处理系统，其中，由与所述第1模拟端口连接的选择器选择所述第1模拟信号和所述第2模拟信号中的一个。
5.根据权利要求1所述的数字处理系统，其中，当所述第1模拟端口被选择时，所述A/D变换部在等待基于所述第1延迟信息的时间之后变换所述第1模拟端口的值。
6.根据权利要求1所述的数字处理系统，
其中，所述第1延迟信息包括第3延迟值，
其中，当所述第1模拟信号被选择时，所述A/D变换部在等待与所述第1延迟值对应的时间之后变换所述第1模拟信号的值，并且
其中，当所述第2模拟信号被选择时，所述A/D变换部在等待与所述第3延迟值对应的时间之后变换所述第2模拟信号的值。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710824587.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体模块、车辆以及升降机
- 下一篇：信号生成方法及信号生成装置
