[发明专利]一种实现仿真波形数据实时分割的装置

说明书

本发明提供一种实现仿真波形数据实时分割的装置，包括：硬件侧模块生成仿真波形数据并进行周期信息设置和数据打包，并将打包后的仿真波形数据发送给仿真波形数据分割模块；波形分割需求信息传递模块接收用户TestBench设置的波形分割条件信息，并发送给仿真波形数据分割模块；仿真波形数据分割模块接收仿真波形数据和波形分割条件信息，根据波形分割条件信息对仿真波形数据进行分割，并将分割产生的数据发送给仿真波形数据写入文件模块；仿真波形数据写入文件模块接收分割数据，并将分割数据写入到波形文件中。本发明支持执行仿真时在线实时地分割仿真波形，方便用户选择性地查看波形，避免了超大波形数据加载效率低下的问题。

技术领域

本发明涉及FPGA原型验证技术领域，特别是涉及一种实现仿真波形数据实时分割的装置。

背景技术

在数字集成电路的设计中，当设计工程师在用HDL(Hardware DescriptionLanguage，硬件描述语言)完成设计之后，需要通过仿真(Simulation)来检验设计是否满足预期的功能。通常设计师通过运行在HDL仿真器上的测试文件TestBench(用户测试平台)给DUT(Device Under Test，用户待测试设计)发送测试激励并响应输出信息，根据响应的输出信息判断DUT是否满足预期的功能。而随着DUT设计复杂度的不断提高以及设计异常的高出现率，设计工程师已无法通过响应的输出信息判断DUT的设计是否满足需求或者高效率定位出现异常的原因，设计工程师需要实时地采样DUT中信号，通过观察仿真波形来确认异常，当DUT设计复杂度不断提高时，仿真波形数据也会不断增大，这给设计工程师带来了极大的不便，设计工程师无法快速地查看某一阶段的波形数据，同时超大的波形数据在使用观看波形的工具加载时也很浪费时间，这大大降低了设计工程师的工作效率。

发明内容

鉴于上述问题，本发明实施例的目的在于提供一种实现仿真波形数据实时分割的装置，以解决当DUT设计复杂度不断提高，仿真波形数据不断增大，给设计工程师带来极大的不便的问题。

为了解决上述问题，本发明实施例公开了一种实现仿真波形数据实时分割的装置，包括：硬件侧模块、波形分割需求信息传递模块、仿真波形数据分割模块、仿真波形数据写入文件模块，其中，

所述硬件侧模块用于生成仿真波形数据并进行周期信息设置和数据打包，并将打包后的仿真波形数据发送给所述仿真波形数据分割模块；

所述波形分割需求信息传递模块用于接收用户TestBench设置的波形分割条件信息，并将所述波形分割条件信息发送给所述仿真波形数据分割模块；

所述仿真波形数据分割模块用于接收所述硬件侧模块发送的所述仿真波形数据和所述波形分割需求信息传递模块发送的所述波形分割条件信息，根据所述波形分割条件信息对所述仿真波形数据进行分割，并将分割产生的数据发送给所述仿真波形数据写入文件模块；

所述仿真波形数据写入文件模块用于接收所述仿真波形数据分割模块产生的分割数据，并将所述分割数据写入到波形文件中。

可选地，所述硬件侧模块包括：sample(采样)模块、pack(打包)模块，其中，

所述sample模块和所述pack模块相连，所述sample模块用于根据用户DUT设计，对指定的信号进行采样，并将采样的仿真波形数据发送给所述pack模块；

所述pack模块和所述仿真波形数据分割模块相连，所述pack模块用于接收所述sample模块发送的所述采样的仿真波形数据，对接收的所述仿真波形数据添加预定格式的周期头信息并打包，并将打包后的仿真波形数据发送给所述仿真波形数据分割模块。

可选地，所述波形分割条件信息包括波形分割条件，所述波形分割条件包括：按文件大小分割、按周期数分割、按信号种别分割、按模块名分割中的一种。