[发明专利]一种基于LVDS总线的数据存储单元及存储方法

说明书

技术领域

本发明属于航空电子技术领域，特别是涉及到一种基于LVDS总线的数据存储单元及存储方法。

背景技术

飞行参数记录器是一种具备防护性能的记录设备，主要记录航空器的飞行数据，用于支持飞行事故调查，随着现代航空电子的发展，记录数据的类型不限于常规的飞行数据，还需记录飞机在执行巡逻、侦察、支援、轰炸等任务过程中实时光电数据、红外数据、SAR(合成孔径雷达)图像数据、反潜声纳数据等数据信息，使得总线数据量变大，而飞行参数记录器的核心存储部件直接采用自身的NANDFLASH芯片进行8位并行数据/地址复用的ONFI总线接口数据的操作和管理，但该总线经过了刚挠结构、连接器等连接，其数据存储带宽较低，无法满足目前数据存储的大容量、低功耗、小型化和高速传输等需求。

发明内容

本发明所要解决的技术问题是：提供一种基于LVDS总线的数据存储单元及存储方法，解决对飞行参数记录器存储部件的高功耗和传输速度较慢的技术难题。

本发明基于LVDS总线的数据存储单元，该数据存储单元采用FPGA数据处理模块对存储阵列模块进行存储管理，其中所述FPGA数据处理模块包括NANDFLASH芯片管理功能子模块和LVDS总线接口功能子模块，所述存储阵列模块通过并行数据/地址复用的ONFI总线接口与所述FPGA数据处理模块连接。

通过电源模块向所述FPGA数据处理模块和存储阵列模块供电。

所述FPGA数据处理模块外围还具有JTAG接口模块、看门狗电路模块和时钟模块。

所述NANDFLASH芯片管理功能子模块通过VHDL超高速集成电路硬件描述语言实现对存储阵列模块的读、写或擦操作。

所述LVDS总线接口功能子模块实现数据信息的接收和发送。

基于LVDS总线的数据存储方法，基于上述的基于LVDS总线的数据存储单元，所述LVDS总线接口功能子模块通过LVDS总线接收命令和数据信息，经过NANDFLASH芯片管理功能子模块解析后，实现对存储阵列模块的读、写或擦操作。

所述NANDFLASH芯片管理功能子模块对数据进行解析，包含读命令、写命令、擦除命令和存储空间位置，并对存储阵列模块的多片NANDFLASH芯片分别进行操作。

有益效果：本发明通过低功耗FPGA将LVDS总线接口与并行数据/地址复用的ONFI总线实现异构融合，具备低功耗、低串扰、高带宽等优点。

附图说明

图1为本发明基于LVDS总线的数据存储单元组成示意图；

图2为本发明基于LVDS总线的数据存储单元的存储方法流程图。

具体实施方式

下面结合附图对本发明做进一步详细描述，请参阅图1。

本发明涉及一种基于LVDS总线的数据存储方法，主要由电源模块1、FPGA数据处理模块2、JTAG接口模块3、看门狗电路模块4、时钟模块5和存储阵列模块6组成，其中FPGA数据处理模块2包含NANDFLASH芯片管理功能子模块201和LVDS总线接口功能子模块202及其它辅助电路电源模块1提供产品工作电源。

本发明工作时，LVDS总线接口功能子模块202通过LVDS总线接收命令和数据，经过解析后，NANDFLASH芯片管理功能子模块201具体实现对存储阵列模块6的读、写和擦操作。

电源模块1向各模块提供工作电压。

NANDFLASH芯片管理功能子模块201完成对LVDS总线接口功能子模块202接收的数据进行解析，包含信息有读命令、写命令、擦除命令、存储空间位置等，并可以对存储阵列模块6的多片NANDFLASH芯片分别进行控制和操作。

LVDS总线接口功能子模块202实现数据信息的接收和发送。

接收LVDS总线接口功能子模块202解析的命令，包含信息有读命令、写命令、擦除命令、存储空间位置等，并可以对存储阵列模块6的多片NANDFLASH芯片分别进行控制和操作。

JTAG接口模块3用于FPGA程序调试和程序加载。

看门狗电路模块4主要为复位电路，该电路在上电时，产生复位信号，用于完成FPGA上电复位，复位信号宽度约为200ms。

时钟模块5是产生FPGA工作需要的时钟。

存储阵列模块6由多片NANDFLASH芯片组成，每个芯片与FPGA独立连接。