[发明专利]集成沟槽式电容器

说明书

本发明涉及一种集成沟槽式电容器，其中具体公开了一种深沟槽式电容器(100)以及用于在半导体工艺中提供深沟槽式电容器(100)的方法(400A)。该方法包括在半导体晶片的第一区域(106、108)中形成(405)多个深沟槽(111)，第一区域具有第一类型掺杂的阱。在多个深沟槽的表面上形成(410)介电层(110)，并且沉积(415)掺杂多晶硅层(112)以填充多个深沟槽，其中掺杂多晶硅掺杂有第二类型的掺杂剂。在介电层与半导体晶片的表面的交点处，形成(420)覆盖介电层的浅沟槽隔离(114)。

技术领域

所公开的实施例总体涉及集成电路(IC)设计和处理领域。更具体地，而非任何限制的方式，本公开涉及集成沟槽式电容器。

背景技术

尝试将电容器集成到用于IC的流程中时会出现许多问题。通常，在芯片的表面上使用用于电容器底板的金属-1层或金属-2层和用于顶板的TiN层来构建集成电容器。这些电容器的电容密度约为1.5μF/μm²，并且可达到约8V的最高工作电压。最近，沟槽式电容器已经在衬底/外延层中形成，但是沟槽式电容器难以集成到现有的工艺流程中，并且通常需要太多额外的掩模来节省成本。需要对将电容器集成到半导体工艺流程中进行改进。

发明内容

所公开的实施例注入第一掺杂剂类型(例如N+)和热驱动以形成作为重掺杂阱的底板。如果第一掺杂剂类型为与衬底和外延层不同的类型(例如，衬底/外延层为P型而阱为N+型)，则电容器被隔离；如果第一掺杂剂类型与衬底/外延层相同，则电容器未被隔离。使用单个掩模在阱中形成深沟槽，并且形成介电层(例如，通过生长热氧化物或沉积氧化物/氮化物/氮氧化物(ONO)组合)。提供第二类型(可以是N+或P+)的原位掺杂(ISD)多晶硅填充物以形成电容器的顶板。为了在后续处理期间保持介电层的完整性，在沟槽边缘与外延层的表面相遇处添加浅沟槽隔离(STI)。在至少一些过程中，电容器的流程是模块化的，即当需要电容器时，可以将一组步骤并入到标准流程中，以及当不需要电容器时，也可以快速移除。添加的步骤需要仅添加单个掩膜。

一方面，公开了用于在半导体工艺中提供深沟槽式电容器的方法的实施例。该方法包括在半导体晶片的第一区域中形成多个深沟槽，该第一区域具有第一类型掺杂的阱；在多个深沟槽的表面上形成介电层；沉积掺杂多晶硅层以填充多个深沟槽，该掺杂多晶硅掺杂有第二类型的掺杂剂；以及在介电层与半导体晶片的表面的交会处形成覆盖该介电层的浅沟槽隔离。

在另一方面，公开了在集成电路(IC)芯片中形成的集成电容器的实施例。集成电容器包括在外延层中形成并掺杂有第一类型掺杂剂的阱结构，该阱结构形成电容器的第一板；在阱结构中形成并且填充有掺杂有第二类型掺杂剂的多晶硅的多个深沟槽，多晶硅层通过介电层与阱结构分离；以及在IC芯片的表面处覆盖介电层的浅沟槽隔离。

附图说明

在附图的附图中通过示例而非限制的方式示出了本公开的实施例，其中，相同的附图标记表示相似的元件。应指出的是，在本公开中对“一个”实施例的不同引用不一定指的是相同的实施例，并且这样的引用可表示至少一个。此外，当结合实施例描述特定特征、结构或特性时，认为在本领域的技术人员的知识范围内结合其它实施例来实现此类特征、结构或特性，无论其它实施例是否明确描述。

附图被并入说明书并形成说明书的一部分以说明本公开的一或多个例示性实施例。本公开的各种优点和特征将从以下具体实施方式结合所附权利要求书和参考附图中理解，其中：

图1示出了根据本公开的实施例的示例集成电容器的示意图；

图2A-图2B描绘了根据本公开的单独实施例的两个不同电容器布局的顶视图；

图3A-图3J描绘了根据本公开的实施例的在提供集成电容器的过程中的各个阶段的半导体晶片；

图4A-图4E描绘了根据本公开的实施例的在半导体晶片中形成深沟槽式电容器的方法的部分；

图5描绘了传统的集成电容器的示意图；以及