[发明专利]凸块工艺与覆晶结构

说明书

本发明提供一种凸块工艺与覆晶结构。凸块工艺包括下列步骤。在晶圆上形成光致抗蚀剂层。晶圆的每一芯片区具有多个接垫，且包括第一区与第二区。图案化光致抗蚀剂层，以于每一芯片区中形成暴露出多个接垫的多个第一开口，且于至少一芯片区中形成至少一第二开口。第一区具有多个第一开口。经图案化的光致抗蚀剂层在第一区中所占的面积比例小于其在第二区中所占的面积比例。第二开口位于第一区与第二区之间。各第一开口的面积小于第二开口的面积。于多个第一开口中形成多个导电凸块，且于第二开口中形成拟凸块。移除经图案化的光致抗蚀剂层。

技术领域

本发明涉及一种凸块工艺与覆晶结构，尤其涉及一种包括形成拟凸块的凸块工艺与一种具有拟凸块的覆晶结构。

背景技术

在晶圆上形成凸块的工艺包括在晶圆上形成图案化光致抗蚀剂层，其具有暴露出晶圆表面上的多个接垫的多个开口。接着，在多个开口中形成多个导电凸块。最后，单分晶圆以形成多个覆晶结构。

在上述工艺中，包括烘烤固化图案化光致抗蚀剂层及形成导电凸块的过程皆会放出热能，而使光致抗蚀剂层受热膨胀。而晶圆中的各芯片区上的图案化光致抗蚀剂层可依据开口所占的面积比例分为开口密集区与开口稀疏区。图案化光致抗蚀剂层在开口稀疏区所占的面积比例较大，故其在开口稀疏区中的膨胀量也较大。如此一来，会挤压开口密集区中的图案化光致抗蚀剂层，使得该区中的开口扭曲并产生形变，也可能造成开口密集区中的图案化光致抗蚀剂层剥离而与下方结构之间产生空隙。如此一来，开口密集区中相邻的开口之间的间距可能缩短，且形成导电凸块的镀液可能渗入空隙中而造成渗镀，进而导致相邻的导电凸块之间的间距缩短或相邻的导电凸块短路的问题。

发明内容

本发明提供一种凸块工艺与覆晶结构，可避免相邻的导电凸块之间的间距缩短或相邻的导电凸块短路的问题。

本发明的凸块工艺包括下列步骤。在晶圆上形成光致抗蚀剂层。晶圆包括多个芯片区。每一芯片区具有多个接垫，且每一芯片区包括彼此相邻的至少一第一区与至少一第二区。图案化光致抗蚀剂层，以于每一芯片区中形成暴露出多个接垫的多个第一开口，以及于至少一芯片区中形成至少一第二开口。每一芯片区的至少一第一区中具有沿着一第一方向排列的多个第一开口。经图案化的光致抗蚀剂层在至少一第一区中所占的面积比例小于经图案化的光致抗蚀剂层在相邻的至少一第二区中所占的面积比例。至少一第二开口位于至少一第一区与至少一第二区之间，且相邻于至少一第一区中沿着第一方向排列的多个第一开口而延伸。至少一第一区中的每一第一开口的面积小于至少一第二开口的面积。在多个第一开口中形成多个导电凸块，且于至少一第二开口中形成至少一拟凸块。移除经图案化的光致抗蚀剂层。

本发明的覆晶结构包括芯片、多个导电凸块以及至少一拟凸块。芯片具有多个接垫。芯片上包括彼此相邻的至少一第一区与至少一第二区。多个导电凸块设置于多个接垫上。至少一第一区中具有沿着一第一方向排列的多个导电凸块。未被多个导电凸块覆盖的区域在至少一第一区中所占的面积比例小于在相邻的至少一第二区中所占的面积比例。至少一拟凸块设置于芯片上，且位于至少一第一区与至少一第二区之间。至少一拟凸块相邻于至少一第一区中沿着第一方向排列的多个导电凸块而延伸。至少一第一区中的每一导电凸块的面积小于至少一拟凸块的面积。

基于上述，通过在光致抗蚀剂层所占面积比例较小的第一区与光致抗蚀剂层所占面积比例较大的第二区之间设置第二开口，可使第二开口在光致抗蚀剂层烘烤固化及形成导电凸块与拟凸块的过程中吸收光致抗蚀剂层受热而产生自第二区朝向第一区的推挤。且由于第二开口的面积大于各第一开口的面积，故第二开口可承受较大的形变量。因此，可减少在第一区中的第一开口受到推挤而产生的形变，也可降低第一区中的光致抗蚀剂层剥离而与下方结构之间产生空隙的机率。如此一来，可避免镀液渗镀导致相邻的导电凸块之间的间距缩短或相邻的导电凸块短路的问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明