[发明专利]一种基于片外缓存的流水统计方法和统计芯片

说明书

本发明涉及一种基于片外缓存的流水统计方法和统计芯片，统计芯片连接缓存芯片，统计芯片根据统计地址读取缓存，将读取的统计地址以及累加值存入内部RAM矩阵中，每个时钟周期，对RAM矩阵中的一个RAM单元做累加统计，从而对每个RAM单元进行累加统计，对地址一致的累加值做累加；读取的数据到来时，将RAM的累加值与读取的数据做累加，将统计结果再写回统计芯片。本发明通过内部随机存取存储器存储需要统计的地址以及统计累加值，弥补因通过外部缓存芯片读取数据的延迟。

技术领域

本发明涉及一种基于片外缓存的流水统计方法和统计芯片。

背景技术

在图像处理以及网络数据处理中经常要对数据进行统计，随着图像分别率的不断提高以及网络速率的不断提高、网络数据种类的不断增加，需要统计的数据量越来越大，统计的速率要求也越来越高。

对于统计芯片来说，统计芯片内部随机存取存储器(Random-Access Memory，RAM)资源比较有限，通过RAM进行数据统计存在RAM存储量的限制。因此，通常需要通过外接缓存芯片实现缓存空间的扩充，如图1所示，通过统计芯片外接一个缓冲芯片，缓冲芯片作为外部存储器使用。然而，外部存储器的数据写入以及读取的延迟比较大，不利于统计芯片实现高速数据统计。

发明内容

本发明的目的是提供一种基于片外缓存的流水统计方法，用于解决的采用片外缓存延迟大的问题。

为实现上述目的，本发明的方案包括：

一种基于片外缓存的流水统计方法，步骤如下：

根据统计地址读取缓存，将读取的统计地址以及累加值存入内部RAM矩阵中，RAM矩阵由至少两个RAM单元构成；

每个时钟周期，对RAM矩阵中的一个RAM单元做累加统计，从而对每个RAM单元进行累加统计，对地址一致的累加值做累加；

读取的数据到来时，将RAM的累加值与读取的数据做累加，将统计结果再写回统计芯片。

进一步的，所述RAM矩阵包含n个深度为n的RAM单元，其中n对应统计芯片读取数据延迟；每个RAM单元包括有效标志、统计地址和累加值。

进一步的，每个RAM单元对应一个从0～n-1的循环统计寄存器作为每个RAM的地址寄存器。

进一步的，每个时钟周期写入一次统计地址以及累加值，在不需要统计的时钟周期有效标志置为0，否则置为1。

进一步的，每个时钟周期向对应RAM单元对应的地址寄存器写入有效标志以及统计地址，n个RAM分别根据对应的统计地址做累加值统计，将累加结果存放在累加值寄存器中。

本发明还提供了一种统计芯片，用于连接缓存芯片；所述统计芯片设有RAM矩阵，RAM矩阵由至少两个RAM单元构成；所述统计芯片用于：根据统计地址读取缓存，将读取的统计地址以及累加值存入内部RAM矩阵中，每个时钟周期，对RAM矩阵中的一个RAM单元做累加统计，从而对每个RAM单元进行累加统计，对地址一致的累加值做累加；读取的数据到来时，将RAM的累加值与读取的数据做累加，将统计结果再写回统计芯片。

进一步的，所述RAM矩阵包含n个深度为n的RAM单元，其中n对应统计芯片读取数据延迟；每个RAM单元包括有效标志、统计地址和累加值。

进一步的，每个RAM单元对应一个从0～n-1的循环统计寄存器作为每个RAM的地址寄存器。

进一步的，每个时钟周期写入一次统计地址以及累加值，在不需要统计的时钟周期有效标志置为0，否则置为1。

进一步的，每个时钟周期向对应RAM单元对应的地址寄存器写入有效标志以及统计地址，n个RAM分别根据对应的统计地址做累加值统计，将累加结果存放在累加值寄存器中。