[发明专利]一种基于FPGA的协同仿真加速器及仿真系统和方法

权利要求书

1.一种基于FPGA的协同仿真加速器，其特征在于：包括有

FPGA芯片(11)，用于写入被测试对象，并对被测试对象的电路功能部分进行运算、在仿真中验证电路功能部分是否符合设计预期；

DDR存储芯片(12)，用于缓冲存储对被测试对象的电路功能部分进行运算过程中的数据信息和与仿真计算机进行仿真数据交互的数据信息；

连接接口(13)，用于与仿真计算机连接、进行仿真数据交互；

电源模块(14)，用于将经过连接接口(13)输入的电源进行处理后向FPGA芯片(11)和DDR存储芯片(12)输送工作电源；

而且，所述DDR存储芯片(12)和连接接口(13)均与FPGA芯片(11)导通连接，所述电源模块(14)的输入端与连接接口(13)电连接、输出端与DDR存储芯片(12)和FPGA芯片(11)电连接。

2.根据权利要求1所述基于FPGA的协同仿真加速器，其特征在于：该协同仿真加速器是一块插装在仿真计算机主板上的加速卡，所述FPGA芯片(11)、DDR存储芯片(12)、连接接口(13)和电源模块(14)集成在电路板(15)上，且所述连接接口(13)是与仿真计算机内的PCI/PCIE插槽匹配的金手指。

3.根据权利要求1所述基于FPGA的协同仿真加速器，其特征在于：该协同仿真加速器是一个外接在仿真计算机上的独立装置，包括有外壳和设于外壳内的电路板；所述FPGA芯片(11)、DDR存储芯片(12)、连接接口(13)和电源模块(14)集成在电路板上，且所述连接接口(13)是外接数据线与仿真计算机连接的数据传输插口。

4.根据权利要求3所述基于FPGA的协同仿真加速器，其特征在于：所述连接接口(13)是传输速度为500MB/s以上的USB插口或Ethernet插口。

5.根据权利要求4所述基于FPGA的协同仿真加速器，其特征在于：所述连接接口(13)是USB3插口或千兆网络插口。

6.一种仿真系统，其特征在于：包括安装有电路仿真软件(3)的计算机(2)和上述权利要求1至5中任一所述基于FPGA的协同仿真加速器(1)，而且所述电路仿真软件(3)运行有相互导通连接的仿真环境模块(31)和测试环境连接模块(32)，所述测试环境连接模块(32)与协同仿真加速器(1)的连接接口(13)导通连接，实现仿真数据交互。

7.一种仿真方法，其特征在于：首先将被测试对象写入协同仿真加速器的FPGA芯片中，并将协同仿真加速器与安装有电路仿真软件的计算机连接；然后启动计算机，并运行仿真软件，同时协同仿真加速器对被测试对象的电路功能部分进行运算、验证电路功能部分是否符合设计预期，在此过程，仿真运行的每个时钟周期，仿真计算机上的仿真软件都会控制仿真环境与运行在协同仿真加速器上的被测试对象有一次数据交互，直到仿真结束。

8.根据权利要求7所述仿真方法，其特征在于：所述“仿真运行的每个时钟周期，仿真计算机上的仿真软件都会控制仿真环境与运行在协同仿真加速器上的被测试对象有一次数据交互，直到仿真结束”具体包括以下步骤：

a.开始仿真，运行在仿真软件的仿真环境模块的仿真时钟周期置0；

b.仿真软件的仿真环境产生用来驱动被测试对象输入信号的当前周期测试激励数据，并经运行在仿真软件的测试环境连接模块发送至协同仿真加速器，且接收协同仿真加速器发送过来的数据；同时协同仿真加速器的FPGA芯片对被测试对象的电路功能部分进行运算、验证电路功能部分是否符合设计预期，并经连接接口向仿真计算机的仿真软件发送当前周期的输出数据，且接收仿真软件发送过来的数据；

c.运行在仿真软件的仿真环境模块的仿真时钟周期加1；

d.仿真环境模块判断仿真是否完成，是则结束，否则返回执行步骤b。